KR960008889Y1

KR960008889Y1 - 튜너의 위상동기루프 오동작 방지장치

Info

Publication number: KR960008889Y1
Application number: KR2019940018289U
Authority: KR
Inventors: 박세길
Original assignee: 삼성전기 주식회사; 이형도
Priority date: 1994-07-22
Filing date: 1994-07-22
Publication date: 1996-10-10
Also published as: KR960006509U

Abstract

내용 없음.

Description

튜너의 위상동기루프 오동작 방지장치

제1도는 종래의 튜너의 위상동기루프 결선도.

제2도는 본 고안에 따른 위상동기루프 오동작 방지방치의 결선도.

* 도면의 주요부분에 대한 부호의 설명

20 : 튜너단 21 : 믹서IC

22 : PLL IC 23 : 그라운드 샤시

27 : 세선 패턴

본 고안은 튜너의 믹서 IC와 위상동기루프(PLL) IC의 매칭시 신호손실을 최소화시켜 PLL의 정확한 동작에 따른 튜너의 특성안정화를 도모할 수 있는 튜너의 위상동기루프 오동작 방지회로에 관한 것이다.

TV 세트나 VCR용 튜너의 소형화 모델에서는 흔히 OSC를 갖는 믹서 IC와 상기 OSC를 위상동기 시켜 주기 위한 PLL IC가 상호결합되어 믹서단에서 요구되는 국부발진주파수를 안정하게 발생시키는 튜너단(20)과 영상중간주파수(10)과 변조단(30)을 포함한다.

상기 튜너단(20)중에서 PLL IC 및 믹서 IC부분에 대한 요부회로구성을 제1도에 도시하고 있다.

여기에서 참조되는 바와같이, 믹서 IC(21)는 대칭형 OSC 버퍼 출력단(OSC₁, OSC₂)을 가지며, 이를 입력하여 위상동기하는 PLL IC(22)를 비대칭형 RF 입력단(RFin)을 갖는다. 따라서 실제회로 배선시 믹서 IC(21)의 한쪽 OSC 버퍼출력단(OSC₁또는 OSC₂)은 라인(25)을 통하여 PLL IC(22)의 RF 입력단(RFin)에 연결하고, 상기 믹서IC(21)의 다른쪽 OSC 버퍼 출력단(OSC₂또는 OSC₁)은 그라운드에 연결한다.

이러한 OSC 버퍼 출력의 그라운드는 그라운드 샤시(23)와 광폭의 그라운드패넌(24)으로 연결되는 PLL IC(22)의 그라운드단(GND)에 입력되어, PLL IC는 믹서 IC의 OSC버퍼 출력으로 차치 펌프를 구동시키게 된다.

그러나 상기와 같은 종래의 회로구성에 따르면, 믹서IC(21)의 OSC 버퍼 출력단(OSC₁, OSC₂)의 출력신호가 각각 PLL IC(22)의 RF 입력단(RFin) 및 그라운드단(GND)에 이르는 타임 딜레이 차에 의해 신호매칭이 불안정해져 신호손실이 발생된다. 이에따라 PLL에서 오동작이 발생되게 된다.

본 고안의 목적은 튜너단에서의 신호 미스매칭에 기인하는 신호손실 및 PLL록 아웃문제를 해결할 수 있는 튜너의 위상동기루프 오동작 방지장치를 제공하는데 있다.

본 고안의 특징은 튜너단의 믹서 IC에서 출력되는 대칭형 OSC 버퍼출력이 각각의 동일한 길이를 가지는 신호전송라인을 통하여 비대칭인 PLL IC의 RF 입력단과 그라운드단에 대칭형 형태로 인가되게 구성하고, 상기 그라운드단과 그라운드 샤시를 연결하는 패턴은 세선으로 형성하여, 타임딜레이 문제를 해결한다는데 있다.

이하 첨부한 도면을 따라 본 고안을 설명한다.

제2도는 본 고안을 설명한기 위한 회로배선도로서, 믹서IC(21)의 OSC 버퍼 출력단(OSC₁, OSC₂)에서 출력되는 대칭형 신호는 동일길이의 라인(25, 26) 및 동일값의 커플링 커패시터를 통하여 PLL IC(22)의 RF 입력단(RFin)과 그라운드된(GND)에 대칭형태로 인가되게 연결하고, 상기 PLL IC(22)의 그라운드단(GND)과 그라운드 샤시(23) 사이에는 가급적 가는 세선 패턴(27)으로 연결하여 구성한다.

이에따라 2출력포트(대칭형)의 믹서 IC의 OSC버퍼출력과 1 입력포트(비대칭형)의 PLL IC의 RF입력이 실질적으로 2포트대 2포트의 대칭형태를 이루게 되므로 이들 사이에서의 타임 딜레이타가 제거되어, 매칭 불안정을 해소할 수 있게 된다.

특히 믹서 IC의 출력단에서 나오는 신호는 대칭형이므로 이들의 신호를 전송하는 라인(25, 26)은 가능한한 접근하는 스트립라인으로 설계 되어야 한다.

또한, 상기 PLL IC(22)의 그라운드단(GND)은 타임딜레이의 영향을 최소화 하기위해 가급적 가는 세선 패턴(27)을 그라운드 샤시(23)에 연결하여 충분한 타임 딜레이를 확보하는 것으로 대칭(OSC) 신호간의 미스매칭을 제거시킬수 있게 된다.

이상에서 설명한 바와같은 본 고안은 강전계 RF 입력수신시 발생될 수 밖에 없었던 PLL에서의 록 아웃을 해결할 수 있게 된다.

기존의 경우 튜너 RF 입력레벨이 90-95dB㎶를 초과하면 신호 미스매칭에 기인하여 PLL에서 룩아웃이 발생되었으나 본 고안을 적용하는 경우 120dB㎶의 RF 입력레벨에서도 튜너의 PLL이 안정하게 동작되었다.

Claims

OSC 버퍼 출력단(OSC₁, OSC₂)에서 대칭형 출력을 발생하는 믹서 Ic(21)와, 상기 대칭형 OSC 버퍼 출력을 비대칭형 RF 입력단(RFin)으로 입력하여 위상동기하는 PLL IC(22)를 포함하는 튜너단(20)에 있어서, 상기 믹서 IC(21)의 대칭형 OSC버퍼 출력신호는 각각 동일한 길이의 스트립 라인(25, 26)을 통하여 PLL IC(22)의 RF 입력단(RFin)과 그라운드단(GND)에 인가되게 연결하고, 상기 PLL IC(22)의 그라운드단(GND)과 튜너 그라운드샤시(23)사이는 충분한 타임 딜레이 보장을 위해 세선 패턴(27)으로 연결하여 구성하는 것을 특징으로 하는 튜너의 위상동기 루프 오동작 방지장치.