KR960008282B1 - Semiconductor memory device with word-line driver supplying variable source voltage - Google Patents

Semiconductor memory device with word-line driver supplying variable source voltage Download PDF

Info

Publication number
KR960008282B1
KR960008282B1 KR1019930003739A KR930003739A KR960008282B1 KR 960008282 B1 KR960008282 B1 KR 960008282B1 KR 1019930003739 A KR1019930003739 A KR 1019930003739A KR 930003739 A KR930003739 A KR 930003739A KR 960008282 B1 KR960008282 B1 KR 960008282B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
word line
supply voltage
line driver
Prior art date
Application number
KR1019930003739A
Other languages
Korean (ko)
Other versions
KR940022558A (en
Inventor
김영래
이동재
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019930003739A priority Critical patent/KR960008282B1/en
Publication of KR940022558A publication Critical patent/KR940022558A/en
Application granted granted Critical
Publication of KR960008282B1 publication Critical patent/KR960008282B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

The semiconductor memory device, which has a word line driver operated by receiving a low address combination signal, comprises: a power supply unit for supplying an external power source voltage as a word line driver source voltage responding to a control signal; a control unit for producing the control signal of the power supply unit after checking the external power supply voltage; and a raised voltage generating unit for supplying a raised voltage as a word line driver source voltage after raising a external power source voltage by operating complementarily to the action of the power supply unit, thereby reducing power consumption.

Description

가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치Semiconductor memory device having word line driver that supplies variable power

제1도는 종래기술에 의한 워드라인 드라이버의 구성을 보여주는 회로도.1 is a circuit diagram showing the configuration of a word line driver according to the prior art.

제2도는 종래의 내부전원전압의 출력특성을 보여주는 파형도.2 is a waveform diagram showing output characteristics of a conventional internal power supply voltage.

제3도는 본 발명에 의한 가변전원을 공급하는 워드라인 드라이버의 블록다이아그램.3 is a block diagram of a word line driver for supplying a variable power supply according to the present invention.

제4도는 제3도의 실시예.4 is an embodiment of FIG.

제5도는 본 발명에 의한 어레이용 내부전원전압과 주변회로용 내부전원전압의 출력특성을 보여주는 파형도.5 is a waveform diagram showing the output characteristics of the internal power supply voltage for the array and the internal power supply voltage for the peripheral circuit according to the present invention.

본 발명은 반도체 메모리장치에 관한 것으로, 특히 워드라인에 가변전원을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device having a word line driver for supplying a variable power supply to a word line.

반도체 메모리장치의 초고집적화 및 대용량화 추세는 그에 상응하는 칩의 고속동작을 필요로 한다. 한편 잘 알려져 있는 바와 같이 칩의 고속동작이라 함은 소정의 메모리 쎌에 저장되어 있거나 또는 저장할 데이터를 고속으로 리드(read) 또는 라이트(write)하는 동작이 단위시간내에 빠르게 수행되는 것으로, 특히 메모리 쎌에 저장되어 있는 데이터를 고속으로 리드 또는 라이트할시에 상기 메모리 쎌을 구성하는 액세스(access) 트랜지스터의 개폐동작을 제어하는 워드라인(word line)의 전압레벨 및 그 구동에 관한 문제는 칩의 고속동작을 결정하는 데에 있어서 상당히 중요한 것으로 이는 이 분야에 잘 알려진 사항이다.The trend toward ultra high integration and high capacity of semiconductor memory devices requires high speed operation of corresponding chips. As is well known, a high-speed operation of a chip means that an operation of quickly reading or writing data stored in a predetermined memory chip or storing data to be stored at a high speed is performed within a unit time. Problems related to the voltage level of the word line and the driving thereof that control the opening and closing operations of the access transistors constituting the memory VII at the time of reading or writing the data stored in the memory at high speed are the high speed of the chip. This is very important in determining the behavior, which is well known in the art.

통상적으로 다이나믹램(dynamic RAM)의 경우에는 하나의 액세스 트랜지스터와 하나의 스토리지 캐패시터(storage capacitor)로 그 구성이 이루어지는데, 상기 스토리지 캐패시터에 소정의 데이터가 저장되게 된다. 그리고 상기 스토리지 캐패시터에 저장되는 데이터는 상기 액세스 트랜지스터의 채널을 통해 비트라인(bit line)으로 전달되거나 또는 전달받는데, 이때 상기의 데이터가 상기 비트라인으로 전달되는 속도 및 전달될시의 전압레벨의 상태는 상기 액세스 트랜지스터의 게이트에 인가되는 워드라인의 전압레벨에 달려있게 된다.In general, a dynamic RAM includes one access transistor and one storage capacitor, and predetermined data is stored in the storage capacitor. The data stored in the storage capacitor is transferred to or received from a bit line through a channel of the access transistor, wherein the speed of the data is transferred to the bit line and a state of a voltage level at the time of being transferred. Depends on the voltage level of the word line applied to the gate of the access transistor.

그러나 저전력소비의 도모를 위해 근자에 와서 널리 시행되는 동작전원전압의 저전압화 추세에 따라 초고집적 반도체 메모리장치와 같이 낮은 전원전압을 사용하는 경우에는, 상기 액세스 트랜지스터의 게이트에 인가되는 워드라인의 전압레벨이 전원전압의 저전압에 따라 상대적으로 상기 스토리지 캐패시터에 저장되어 있는 데이터를 충분히 비트라인으로 전달할 수 있을 정도가 되지 못하게 되는 현상이 발생되는 바, 이에 따른 동작속도의 저하등과 같은 여러가지 문제가 발생된다. 그래서 이와 같은 동작속도의 저하등과 같은 문제들을 해결하기 위하여, 1987년 1월 27일자로 특허등록된 미국특허 4,639,622호에 개시된 바와 같이, 칩내에는 소정의 전압승압회로(bootstrap circuit)를 구비하는 것이 제시되었고 이로부터 칩 동작속도의 고속화의 요구를 충족하게 되었다.However, in the case of using a low power supply voltage such as an ultra-high density semiconductor memory device in accordance with the trend of lowering the operating power supply voltage widely used in the near-end for the purpose of low power consumption, the word line voltage applied to the gate of the access transistor The level is not enough to transfer the data stored in the storage capacitor to the bit line in accordance with the low voltage of the power supply voltage, various problems such as a decrease in the operation speed occurs accordingly do. So, in order to solve such problems such as a decrease in operating speed, as disclosed in US Patent No. 4,639,622, which was registered on Jan. 27, 1987, a chip has a predetermined bootstrap circuit. This has been proposed to meet the demand of higher chip operating speed.

이와 관련하여 제1도는 전압승압회로를 사용한 워드라인 드라이버의 구성을 보여주고 있다. 제1도의 구성방식은 최근의 반도체 메모리장치의 워드라인 구동회로에서 대부분 채용되고 있는 방식으로, 이러한 방식을 채용한 것으로는, 논문 1991 SYMPOSIUM ON VLSI CIRCUITS의 페이지 133-134에 실린 논문 제목 Circuit Techniques For a Wide Word I/O Path 64 Mega DRAM이나, 또는 본 출원인에 의해 기 출원된 특허출원번호 '1992-20303'호 또는 '1992-21849'호 등에 개시된 것과 같은 기술들이 있다. 제1도의 구성에서 Vpp발생회로(1)는 전술한 바 있는 전압승압회로로서 이는 칩 외부에서 공급되는 전원전압(ext.Vcc)을 승압시켜 승압된 전원전압을 출력하는 회로이다. 로우(ROW)디코오더(3)는 로우어드레스(row address)로부터 워드라인 드라이버(5)를 구동하는 회로부로서 이는 통상적으로 제1도에 도시된 바와 같이 낸드(NAND)방식으로 디코오딩하게 된다. 워드라인 드라이버(5)는 워드라인(WL)으로 Vpp전압을 공급시에 Vpp전압의 전압강하문제를 해결하기 위하여 피모오스트랜지스터로 구성되며, 로우어드레스로부터 로우 디코오더(3)가 로우(low)출력을 할시에 Vpp전압을 워드라인(WL)으로 공급하게 된다. 제1도에서 Vpp발생회로(1)로부터 공급되는 Vpp전압은 메모리 쎌의 데이터를 충분히 재저장(restore)하기 위한 약 Vcc+2VTN정도의 전압레벨이면 족하다. 이때 Vpp발생회로(1)는 칩이 인에이블된 이후에도 계속적으로 동작하게 되는데, 상기 Vpp발생회로(1)는 외부전원전압(ext.Vcc)의 레벨에 관계없이 승압된 전압을 출력한다.In this regard, FIG. 1 shows the configuration of a word line driver using a voltage boost circuit. The configuration method of FIG. 1 is a method mostly adopted in a word line driving circuit of a recent semiconductor memory device. The method of adopting this method is the paper titled Circuit Techniques For, page 133-134 of the paper SYMPOSIUM ON VLSI CIRCUITS. a Wide Word I / O Path 64 Mega DRAM, or technologies such as those disclosed in Patent Application Nos. '1992-20303' or '1992-21849' previously filed by the present applicant. In the configuration of FIG. 1, the Vpp generation circuit 1 is a voltage boosting circuit as described above, which boosts the power supply voltage ext. Vcc supplied from the outside of the chip and outputs the boosted power supply voltage. The row decoder 3 is a circuit portion for driving the word line driver 5 from a row address, which is typically decoded in a NAND manner as shown in FIG. The word line driver 5 is composed of a PIO transistor in order to solve the voltage drop problem of the Vpp voltage when the Vpp voltage is supplied to the word line WL, and the low decoder 3 is low from the low address. When outputting, the Vpp voltage is supplied to the word line WL. In FIG. 1, the Vpp voltage supplied from the Vpp generation circuit 1 may be a voltage level of about Vcc + 2V TN for sufficiently restoring data of the memory V. In FIG. At this time, the Vpp generation circuit 1 continues to operate even after the chip is enabled. The Vpp generation circuit 1 outputs a boosted voltage regardless of the level of the external power supply voltage ext. Vcc.

한편, 메모리 쎌의 집적도가 높아지면서 칩내에 구현되는 각 신호선의 선폭이 점점 더 미세화됨에 따라 메모리 쎌이 존재하는 메모리 쎌 어레이에는 외부전원전압(ext.Vcc)을 소정레벨 강하시켜 내부전원전압(int.Vcc)으로 공급하는 기술이 제안되었던 바, Vpp발생회로(1)의 전원소오스로는 외부전원전압(ext.Vcc)이 아니라 내부전원전압(int.Vcc)이 제공된다. 이러한 내부전원전압(int.Vcc)은 칩 외부로부터 외부전원전압(ext.Vcc)을 쎌 사이즈가 축소된 고집적 반도체 메모리장치에 직접 공급할시 쎌의 게이트막이 파괴되는 것을 방지하기 위해 제안된 것이다. 제2도는 외부전원전압이 일정한 전압레벨로 상승하는 경우에 상기 외부전원전압보다 낮은 소정의 정전압레벨로 출력되는 내부전원전압이며, 이러한 기술은 본 출원인에 의해 기출원된 특허출원번호 '1992-9412'호나 '1991-18436'호에 개시된 바 있다.On the other hand, as the density of memory chips increases, the line width of each signal line implemented in the chip becomes smaller and smaller, so that an external power supply voltage (ext. Vcc) drops a predetermined level in the memory array where the memory chips exist. As a technique for supplying .Vcc) has been proposed, the power source of the Vpp generation circuit 1 is provided with an internal power supply voltage (int. Vcc) rather than an external power supply voltage (ext.Vcc). The internal power supply voltage int. Vcc is proposed to prevent the gate film from being destroyed when the external power supply voltage ext. Vcc is directly supplied from the outside of the chip to a highly integrated semiconductor memory device having a reduced size. 2 is an internal power supply voltage which is output at a predetermined constant voltage level lower than the external power supply voltage when the external power supply voltage rises to a constant voltage level, and this technology is disclosed in the patent application number '1992-9412' filed by the present applicant. Hona '1991-18436' has been disclosed.

그러나 이와 같은 종래기술에 의한 워드라인 드라이버는 Vpp발생회로(1)의 전원소오스로 외부전원전압(ext.Vcc)이 제공되거나 또는 내부전원전압(int.Vcc)이 제공되는 경우 다음과 같은 문제가 발생된다. 제1도에 도시된 워드라인 드라이버(5)의 전원소오스로는 외부전원전압(ext.Vcc)이나 내부전원전압(int.Vcc)이 직접 제공되지 않고 전압승압회로인 Vpp발생회로(1)로부터의 출력전압이 제공된다. 이와 같이 워드라인 드라이버(5)로 출력전압을 제공하는 Vpp발생회로(1)는 칩이 인에이블된 후에 고정적으로 Vpp전압을 출력하여야 하기 때문에 칩의 액티브사이클이나 또는 대기동작시(stand-by)에도 항상 전력소모를 야기시키게 된다. 다시 말하면, Vpp발생회로는 칩이 인에이블된 이후에는 인가되는 외부전원전압 또는 내부전원전압의 레벨이 워드라인에서 요구되는 전압레벨을 가질지라도 항상 동작하여 승압된 전압을 출력한다. 이와 같이 외부전원전압 또는 내부전원전압이 워드라인에서 요구되는 전압레벨을 갖는 경우에도 Vpp발생회로가 동작되도록 하는 것은 전력을 절약하는 측면에서 상당한 낭비적인 요소가 아닐 수 없다. 따라서 칩내에서 다른 회로에 비해 상대적으로 많은 전력을 소모하는 Vpp발생회로가 항상 동작함에 따라 워드라인 드라이버는 칩의 전력소모를 야기시키는 주요회로로 대두되며, 이로부터 반도체 메모리장치의 전체 전력소모를 증가시키는 문제점을 발생시킨다.However, the word line driver according to the related art has the following problems when an external power supply voltage (ext. Vcc) or an internal power supply voltage (int. Vcc) is provided as a power source of the Vpp generation circuit 1. Is generated. The power source of the word line driver 5 shown in FIG. 1 is not directly provided with an external power supply voltage ext. Vcc or an internal power supply voltage int. Vcc, and is provided from the Vpp generation circuit 1, which is a voltage boosting circuit. The output voltage of is provided. As such, the Vpp generation circuit 1 providing the output voltage to the word line driver 5 must output the Vpp voltage fixedly after the chip is enabled, and thus during the active cycle or stand-by operation of the chip. Even power consumption will always occur. In other words, after the chip is enabled, the Vpp generation circuit always operates to output the boosted voltage even if the level of the external power supply voltage or the internal power supply voltage applied has the voltage level required in the word line. As such, even if the external power supply voltage or the internal power supply voltage has a voltage level required by the word line, it is a wasteful factor in terms of power saving that the Vpp generation circuit is operated. Therefore, as the Vpp generation circuit, which consumes more power than other circuits in the chip, always operates, the word line driver becomes a main circuit that causes the power consumption of the chip, thereby increasing the overall power consumption of the semiconductor memory device. Cause problems.

따라서 본 발명의 목적은 저전력소모가 이루어지는 반도체 메모리장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a semiconductor memory device with low power consumption.

본 발명의 다른 목적은 전력소모가 최대한 억제되고 동시에 워드라인을 고속으로 구동하는 반도체 메모리 장치를 제공함에 있다.Another object of the present invention is to provide a semiconductor memory device which can minimize power consumption and drive word lines at high speed.

본 발명의 또다른 목적은 칩 외부에서 공급되는 외부전원전압의 전압레벨에 따라 쎌 어레이내의 부하전압을 가변시켜 공급하는 반도체 메모리장치를 제공함에 있다.It is still another object of the present invention to provide a semiconductor memory device for varying and supplying a load voltage in an array according to a voltage level of an external power supply voltage supplied from an outside of a chip.

본 발명의 또다른 목적은 칩 외부에서 공급되는 외부전원전압의 전압레벨에 따라 전압승압회로를 선택적으로 동작시키는 반도체 메모리장치를 제공함에 있다.Another object of the present invention is to provide a semiconductor memory device for selectively operating a voltage boosting circuit according to a voltage level of an external power supply voltage supplied from an outside of a chip.

본 발명의 또다른 목적은 워드라인 드라이버에 외부전원전압이 직접 제공되도록 하거나 승압된 외부전원전압이 제공되도록 하는 반도체 메모리장치를 제공함에 있다.It is still another object of the present invention to provide a semiconductor memory device in which an external power supply voltage is directly provided to a word line driver or a boosted external power supply voltage is provided.

이러한 본 발명의 목적들을 용이하게 달성하기 위하여 본 발명은, 워드라인 드라이버에 외부전원전압이 직접 제공되도록 할 것인지 아니면 승압된 외부전원전압이 제공되도록 할 것인지를 판단하는 제어수단과, 상기 제어수단에 제어되어 외부전원전압을 승압시켜 상기 워드라인 드라이버에 공급하는 제1전원부와, 상기 제어수단에 제어되어 외부전원전압을 직접 상기 워드라인 드라이버에 공급하는 제2전원부를 포함한다.In order to easily achieve the objects of the present invention, the present invention provides a control means for determining whether the external power supply voltage or a boosted external power supply voltage is provided directly to the word line driver, and the control means; And a second power supply for controlling and boosting an external power supply voltage to supply the word line driver, and a second power supply for controlling the control means to supply an external power supply voltage directly to the word line driver.

본 발명에 따른 제어수단은 외부전원전압을 메모리쎌어레이용 내부전원전압과 주변회로용 내부전원전압으로 변환하여 출력하는 신호변환수단에 연결되어 메모리쎌어레이용 내부전원전압과 주변회로용 내부전원전압을 입력받는다. 이때 주변회로용 내부전원전압 대신에 외부전원전압을 직접 입력받도록 설계되어도 무방하다. 그러면 제어수단은 외부전원전압 또는 주변회로용 내부전원전압이 메모리쎌어레이용 내부전원전압보다 미리 설정된 레벨만큼 높은지를 비교하여 비교결과를 나타내는 신호를 출력한다. 제1전원부는 전압승압회로와 스위칭수단으로 구성되며, 제어수단으로부터의 비교결과신호가 외부전원전압 또는 주변회로용 내부전원전압이 메모리쎌어레이용 내부전원전압보다 미리 설정된 레벨만큼 높지 않은 경우에 동작되어 외부전원전압을 승압시켜 워드라인 드라이버에 제공한다. 제2전원부는 스위칭수단을 적어도 포함하며, 제어수단으로부터의 비교결과신호가 외부전원전압 또는 주변회로용 내부전원전압이 메모리쎌어레이용 내부전원전압보다 미리 설정된 레벨만큼 높은 경우에 동작되어 외부전원전압을 워드라인 드라이버에 제공한다.The control means according to the present invention is connected to the signal conversion means for converting the external power supply voltage into the internal power supply voltage for the memory and array and the internal power supply voltage for the peripheral circuit, and outputs the internal power supply voltage for the memory array and the internal power supply voltage for the peripheral circuit. Receive the input. In this case, the external power supply voltage may be directly input instead of the internal power supply voltage for the peripheral circuit. Then, the control means compares whether the external power supply voltage or the internal power supply voltage for the peripheral circuit is higher than the internal power supply voltage for the memory array, and outputs a signal indicating the comparison result. The first power supply unit includes a voltage boosting circuit and a switching means, and operates when the comparison result signal from the control means is not higher than the internal power supply voltage or the internal power supply voltage for the peripheral circuit by a predetermined level higher than the internal power supply voltage for the memory array. It boosts the external power supply voltage and provides it to the word line driver. The second power supply unit includes at least a switching means, and is operated when the comparison result signal from the control means is higher than the external power supply voltage or the internal power supply voltage for the peripheral circuit by a predetermined level higher than the internal power supply voltage for the memory array. To the wordline driver.

상기 제어수단은 외부전원전압 또는 주변회로용 내부전원전압을 미리 설정된 레벨만큼 강하시키는 전압강하수단과, 상기 전압강하수단의 출력과 메모리쎌어레이용 내부전원전압을 비교하고 그 비교결과를 나타내는 신호를 출력하는 비교기로 구성된다. 이때 전압강하수단으로는 트랜지스터가 이용될 수 있으며, 비교기로는 연산증폭기가 이용될 수 있다. 그리고 전압강하수단의 바람직한 설정레벨은 외부전원전압 또는 주변회로용 내부전원전압이 메모리쎌 트랜지스터의 재저장을 충분하게 하는지를 감지할 수 있는 2개의 엔모오스트랜지스터의 문턱전압 정도이면 족하다.The control means compares the voltage drop means for dropping the external power supply voltage or the internal power supply voltage for the peripheral circuit by a predetermined level, and compares the output of the voltage drop means with the internal power supply voltage for the memory / array and displays a signal indicating the comparison result. Output comparator. In this case, a transistor may be used as the voltage drop means, and an operational amplifier may be used as the comparator. The preferred setting level of the voltage drop means is that the external power supply voltage or the internal power supply voltage for the peripheral circuit is about the threshold voltage of the two EnMOS transistors that can detect whether the memory transistor is sufficiently restored.

이와 같이 본 발명은 외부전원전압의 레벨을 감지한 후 전압승압회로가 선택적으로 동작되도록 제어함으로써 외부전원전압의 레벨에 관계없이 항상 동작하는 종래기술에 의한 전압승압회로에 기인하여 소모되는 전력을 줄이기 위한 것이다.As described above, the present invention reduces the power consumed due to the voltage boosting circuit according to the prior art which always operates regardless of the level of the external power supply voltage by controlling the voltage boosting circuit to be selectively operated after sensing the level of the external power supply voltage. It is for.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 의한 가변전원을 공급하는 워드라인 드라이버를 개략적으로 보여주는 블럭다이아그램이다. 즉, 도시된 바와 같이 본 발명에 의한 워드라인의 구동방식은 디코딩된 로우어드레스의 조합에 의해 동작되는 워드라인 드라이버(80)에다가 소오스전원을 공급하는 구성부인 제1전원부(60)와 제2전원부(70)가 제어부(50)의 제어에 따라 동작되는 구성이다. 즉, 제3도의 구성상의 특징은 제어부(50)의 제어동작에 의해 워드라인 드라이버(80)에 제1전원부(60)와 제2전원부(70)를 통해 가변전원을 공급하는 것이며, 이는 소오스전원의 전압레벨의 상태에 따라 결정되어진다. 이때 제1전원부(60)와 제2전원부(70)는 제어부(50)의 출력신호에 따라 각각 선택적으로 구동되는 바, 이로부터 소정의 선택된 워드라인에는 상기 제1전원부(60) 또는 제2전원부(70)로부터 공급되는 제1전원 또는 제2전원이 선택적으로 공급된다.3 is a block diagram schematically showing a word line driver for supplying a variable power supply according to the present invention. That is, as shown in the driving method of the word line according to the present invention, the first power supply unit 60 and the second power supply unit, which is a component supplying source power to the word line driver 80 operated by a combination of decoded low addresses. It is a configuration in which 70 is operated under the control of the controller 50. That is, the characteristic feature of FIG. 3 is that the variable power is supplied to the word line driver 80 through the first power supply unit 60 and the second power supply unit 70 by the control operation of the controller 50. Is determined according to the state of the voltage level. In this case, the first power supply unit 60 and the second power supply unit 70 are selectively driven according to the output signal of the control unit 50. From this, the first power supply unit 60 or the second power supply unit is selected. The first power source or the second power source supplied from 70 is selectively supplied.

제3도의 구성에 따라 바람직하게 실현한 구성이 제4도이다. 제4도의 구성을 살펴보면 다음과 같다. 도면기호중 60과 70은 각각 제3도에서 언급한 바와 같은 제1전원부와 제2전원부이다. 이들은 각각 실시예로서 Vpp발생부와 외부전원전압이 직접 연결된 구성으로 각각 이루어지는데, Vpp발생회로(28)를 포함하는 구성으로 되는 제1전원부(60)는 통상의 워드라인 드라이버에 연결되는 소오스전원부로 실시(여기서 제1전원부(60)를 제어하는 구성은 본 발명에 의한 신규한 구성임)되었고, 외부전원전압(ext.Vcc)가 연결된 제2전원부(70)는 본 발명에서 신규한 구성이다. 여기서 소오스전원의 공급을 담당하는 전송소자는 각각 피모오스트랜지스터로 실시하여 전압전송시 전압강하 문제를 해결한다. 그리고 소정의 워드라인(WL)에 전압을 공급하는 워드라인 드라이버(36) 및 이를 제어하는 로우디코오더(30)는 통상의 피모오스트랜지스터 및 낸드방식으로 디코오딩하는 것으로 실시하였다.The configuration which is preferably implemented in accordance with the configuration of FIG. 3 is FIG. Looking at the configuration of Figure 4 as follows. Reference numerals 60 and 70 in the reference numerals refer to the first power supply unit and the second power supply unit, respectively, as mentioned in FIG. Each of these embodiments has a configuration in which the Vpp generator and the external power supply voltage are directly connected to each other. The first power source unit 60 having the Vpp generator circuit 28 includes a source power source connected to a conventional word line driver. (Where the configuration of controlling the first power supply unit 60 is a novel configuration according to the present invention), and the second power supply unit 70 to which the external power supply voltage ext. Vcc is connected is a novel configuration in the present invention. . Here, the transmission elements in charge of supplying the source power are each implemented with a PMOS transistor to solve the voltage drop problem during voltage transmission. The word line driver 36 for supplying a voltage to a predetermined word line WL and the low decoder 30 for controlling the same are decoded by a conventional PMOS transistor and a NAND method.

그리고 제1전원부(60)와 제2전원부(70)를 선택적으로 구동하도록 제어하는 제어부(50)는, 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)을 각각 입력하여 이들의 전압차이를 비교하는 비교기(20)로 구성하였다. 상기 비교기(20)의 (+)입력으로는 주변회로용 내부전원전압(IVCP)이 직렬 연결된 2개의 엔모오스트랜지스터(16,18)를 통해서 입력되고, (-)입력으로는 메모리쎌어레이용 내부전원전압(IVCA)이 입력된다. 그리고 상기 비교기(20)의 출력단자에는 드라이버회로(22,24)가 연결되고 상기 드라이버회로(22,24)의 출력신호는 각각 상기 제1전원부(60)와 제2전원부(70)에 입력된다. 이와 같은 구성에서 비교기(20)의 2입력으로는 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)으로 실시하였으나, 이는 주변회로용 내부전원전압(IVCP)를 외부전원전압(ext.Vcc)으로 변환하여 실시하는 바와 같이, 외부전원전압(ext.Vcc)의 전압레벨을 감지하게 할 수 있는 다른 소오스전원으로 실시할 수 있다.The control unit 50 for selectively driving the first power supply unit 60 and the second power supply unit 70 inputs an internal power supply voltage IVCA for a memory array and an internal power supply voltage IVCP for a peripheral circuit, respectively. And a comparator 20 for comparing these voltage differences. The (+) input of the comparator 20 is input through two NMO transistors 16 and 18 connected in series with an internal power supply voltage (IVCP) for a peripheral circuit. The power supply voltage IVCA is input. Driver circuits 22 and 24 are connected to the output terminals of the comparator 20, and output signals of the driver circuits 22 and 24 are input to the first power supply unit 60 and the second power supply unit 70, respectively. . In this configuration, the two inputs of the comparator 20 were implemented with an internal power supply voltage (IVCA) for the memory / array and an internal power supply voltage (IVCP) for the peripheral circuit. As the conversion to the voltage ext. Vcc is carried out, it may be implemented with another source power supply capable of sensing the voltage level of the external power supply voltage ext. Vcc.

한편 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)의 개념에 대하여는 공지의 기술이며, 이는 메모리쎌어레이에는 통상적으로 주변회로에 인가되는 내부전원전압의 전압레벨보다 상대적으로 전압레벨이 더 낮게 공급되는데, 이는 데이터 액세스 동작의 고속화를 위하여 칩의 주변회로에는 상대적으로 높은 전압레벨을 공급하게 하기 위함이다. 이에 대하여는 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)의 개념을 도식적으로 보여주는 파형도인 제5도를 참조하면 용이하게 이해되어질 수 있다. 즉, 도시된 바와 같이 주변회로용 내부전원전압(IVCP)이 메모리쎌어레이용 내부전원전압(IVCA)보다 더 높은 전압레벨에서 일정한 전압레벨로 클램프 및 공급이 이루어지며, 이는 대략적으로 2VTN정도의 전압차를 가지게 된다. 그리고 비교기(20)의 (+)입력단자에 연결된 2개의 엔모오스트랜지스터(16,18)에 대하여는 후술될 것이다.On the other hand, the concept of the internal power supply voltage (IVCA) for memory arrays and the internal power supply voltage (IVCP) for peripheral circuits is a well-known technique, which is relatively higher than the voltage level of the internal power supply voltage normally applied to a peripheral circuit in a memory array. In order to speed up the data access operation, the voltage level is lowered, so that the peripheral circuit of the chip is supplied with a relatively high voltage level. This can be easily understood with reference to FIG. 5, which is a waveform diagram schematically illustrating the concept of the internal power supply voltage IVCA for the memory array and the internal power supply voltage IVCP for the peripheral circuit. That is, as shown, the clamp and supply are made at a constant voltage level at an internal power supply voltage (IVCP) for the peripheral circuit higher than the internal power supply voltage (IVCA) for the memory array array, which is approximately 2V TN . It will have a voltage difference. In addition, two NMO transistors 16 and 18 connected to the (+) input terminal of the comparator 20 will be described later.

그러면, 다시 제4도로 돌아가서 제4도의 구성에 따른 동작특성을 상세히 설명하면 다음과 같다. 설명에 앞서 본 발명의 요지는 반도체 메모리장치의 워드라인 드라이버의 소오스전원을 외부전원전압의 전압레벨에 따라 2개의 가변전원을 각각 선택적으로 공급한다는 것이다. 그래서 Vpp발생회로가 항상 동작하여 전력소모가 크게 발생되는 문제를 해결하게 되어 저전력 반도체 메모리장치를 실현할 수 있는 것이다. 본 발명에 따라 워드라인에 가변전원을 공급하는 워드라인 드라이버(36)의 소오스단에 연결되는 제1전원부(60)와 제2전원부(70)의 피모오스트랜지스터(32,34) 각각의 소오스전원으로는 Vpp발생회로(20)의 출력전압과 외부전원전압(ext.Vcc)이 제공된다. 이는 외부전원전압(ext.Vcc)의 레벨이 충분히 높을 시에는 외부전원전압(ext.Vcc)의 워드라인(WL)으로 직접 공급되고, 외부전원전압(ext.Vcc)의 전압레벨이 충분히 높지 않을 시에는 Vpp발생회로(28)의 출력신호가 워드라인(WL)으로 공급되도록 하기 위함이다. 여기서 제2전원부(70)의 소오스전원으로 외부전원전압(ext.Vcc)이 제공되었는데, 이는 예를 들어 주변회로용 내부전원전압(IVCP)으로 연결하여도 본 발명의 효과를 달성할 수 있게 된다.4, the operation characteristics according to the configuration of FIG. 4 will be described in detail as follows. Prior to the description, the gist of the present invention is that the source power of the word line driver of the semiconductor memory device is selectively supplied with two variable power sources according to the voltage level of the external power supply voltage. Therefore, the Vpp generation circuit always operates to solve the problem of large power consumption, thereby realizing a low power semiconductor memory device. Source power of each of the PMO transistors 32 and 34 of the first power supply 60 and the second power supply 70 connected to the source terminal of the word line driver 36 for supplying variable power to the word line according to the present invention. As an output voltage and an external power supply voltage (ext. Vcc) of the Vpp generation circuit 20 are provided. When the level of the external power supply voltage ext.Vcc is sufficiently high, it is directly supplied to the word line WL of the external power supply voltage ext.Vcc, and the voltage level of the external power supply voltage ext.Vcc is not high enough. In this case, the output signal of the Vpp generation circuit 28 is supplied to the word line WL. Here, an external power supply voltage (ext. Vcc) was provided as a source power supply of the second power supply unit 70, which can achieve the effect of the present invention even when connected to an internal power supply voltage (IVCP) for peripheral circuits, for example. .

한편, 비교기(20)의 2입력으로 되는 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)의 각 출력전압의 레벨은 소오스전원으로 되는 외부전원전압(ext.Vcc)의 전압레벨에 따라 결정되는 바, 이로부터 비교기(20)는 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)을 입력하여 외부전원전압(ext.Vcc)의 전압레벨을 감지하게 된다. 한편 비교기(20)의 (+)입력단자와 주변회로용 내부전원전압(IVCP) 사이에는 2개의 직렬연결된 엔모오스트랜지스터(16,18)가 삽입되어 있는데, 이는 비교기(20)로 하여금 2입력을 각각 IVCA와 IVCP-2VTN(VTN: 엔모오스트랜지스터(16,18)의 각 문턱전압)으로 설정하기 위함이다. 이는 외부전원전압(ext.Vcc)의 전압레벨이 메모리쎌 트랜지스터의 재저장(restore)을 충분하게 할 정도로 높게 되는 상태를 만들기 위함이다. 따라서 비교기(20)는 IVCP의 전압레벨이 IVCA+2VTN보다 더 높게 될시에 하이(high)상태의 신호를 출력한다. 그리고 비교기(20)의 출력신호는 드라이버회로(22,24)를 거쳐 제1전원부(60)와 제2전원부(70)에 각각 입력되는데, 이때 드라이버회로(22,24)의 출력신호는 제2전원부(70)에는 인버터(26)를 거쳐 입력되는 바, 이로부터 제1전원부(60)와 제2전원부(70)는 각각 상보적으로 전원을 공급하게 된다.On the other hand, the levels of the respective output voltages of the internal power supply voltage IVCA for the memory / array and the internal power supply voltage IVCP for the peripheral circuit, which are two inputs of the comparator 20, are the external power supply voltage ext. The comparator 20 inputs the internal power supply voltage (IVCA) for the memory array and the internal power supply voltage (IVCP) for the peripheral circuit from the voltage level of the external power supply voltage (ext.Vcc). Will be detected. Meanwhile, two series-connected MOS transistors 16 and 18 are inserted between the positive input terminal of the comparator 20 and the internal power supply voltage IVCP for the peripheral circuit, which causes the comparator 20 to input two inputs. This is to set IVCA and IVCP-2V TN (V TN : threshold voltages of the NMO transistors 16 and 18), respectively. This is to create a state in which the voltage level of the external power supply voltage (ext. Vcc) becomes high enough to sufficiently restore the memory transistor. Therefore, the comparator 20 outputs a high signal when the voltage level of the IVCP becomes higher than IVCA + 2V TN . The output signal of the comparator 20 is input to the first power supply unit 60 and the second power supply unit 70 via the driver circuits 22 and 24, respectively. The power supply unit 70 is input through the inverter 26, from which the first power supply unit 60 and the second power supply unit 70 respectively supply power.

본 발명에 대한 설명의 편의를 위해 외부전원전압(ext.Vcc)의 전압레벨에 따른 워드라인 드라이버(36)의 전원공급동작을 설명하면 다음과 같다.For convenience of description of the present invention, the power supply operation of the word line driver 36 according to the voltage level of the external power supply voltage ext. Vcc will be described below.

(ⅰ) 먼저 외부전원전압(ext.Vcc)의 전압레벨이 제5도의 구간 tl으로 도시된 바와 같이, 충분히 높지 않을 시에는 주변회로용 내부전원전압(IVCP)은 메모리쎌어레이용 내부전원전압(IVCA)의 전압레벨과 비교할시에 충분히 높지 않으며, 이때 비교기(20)의 (-)입력단자로 입력되는 입력전압이 (+)입력단자로 입력되는 전압레벨보다 더 높게 되어 비교기(20)는 로우(low)출력을 하게 된다. 그래서 제1전원부(60)의 피모오스트랜지스터(32)에는 로우의 신호가 제어입력되고, 제2전원부(70)의 피모오스트랜지스터(34)에는 하이의 신호가 제어입력된다. 그래서 제1전원부(60)의 피모오스트랜지스터(32)는 도통(turn-on)하고, 제2전원부(70)의 피모오스트랜지스터(34)는 비도통(turn-off)하게 되는 바, 로우디코오더(30)의 디코오딩 동작에 따라 워드라인(WL)에는 Vpp발생회로(28)의 출력전압이 공급된다. 한편, 제5도에 나타난 바와 같이 외부전원전압(ext.Vcc)의 전압레벨이 메모리쎌어레이용 내부전원전압(IVCA)과 주변회로용 내부전원전압(IVCP)사이의 레벨로 될시에는 Vpp발생회로(28)가 동작되는데, 이는 비교기(20)의 출력신호와 유관하게 된다.(I) First, when the voltage level of the external power supply voltage (ext. Vcc) is not sufficiently high, the internal power supply voltage (IVCP) for the peripheral circuit is the internal power supply voltage for the memory array. It is not high enough when compared with the voltage level of IVCA). At this time, the input voltage input to the negative input terminal of the comparator 20 is higher than the voltage level input to the positive input terminal so that the comparator 20 is low. (low) will produce an output. Thus, a low signal is input to the PIO transistor 32 of the first power supply unit 60, and a high signal is input to the PIO transistor 34 of the second power supply unit 70. Thus, the PMO transistor 32 of the first power supply unit 60 is turned on and the PIO transistor 34 of the second power supply unit 70 is turned off. According to the decoding operation of the order 30, the output voltage of the Vpp generation circuit 28 is supplied to the word line WL. On the other hand, as shown in FIG. 5, when the voltage level of the external power supply voltage ext. Vcc becomes a level between the internal power supply voltage IVCA for the memory array array and the internal power supply voltage IVCP for the peripheral circuit, Vpp is generated. The circuit 28 is operated, which is related to the output signal of the comparator 20.

(ⅱ) 다음으로 외부전원전압(ext.Vcc)의 전압레벨이 제5도의 구간 t2로 도시된 바와 같이, 주변회로용 내부전원전압(IVCP) 레벨 이상으로 될시에는 비교기(20)의 (+)입력단자로 입력되는 입력전압이 (-)입력단자로 입력되는 전압레벨보다 더 높게 되어 비교기(20)는 하이출력을 하게 된다. 그래서 제1전원부(60)의 피모오스트랜지스터(32)에는 하이의 신호가 제어입력되고, 제2전원부(70)의 피모오스트랜지스터(34)에는 로우의 신호가 제어입력된다. 그래서 제1전원부(60)의 피모오스트랜지스터(32)는 비도통하고, 제2전원부(70)의 피모오스트랜지스터(34)는 도통하게 되는 바, 이로부터 로우디코오더(30)의 디코오딩동작에 따라 워드라인(WL)에는 외부전원전압(ext.Vcc)이 공급된다. 한편 이때에는 외부전원전압(ext.Vcc)의 전압레벨이 주변회로용 내부전원전압(IVCP)이나 메모리쎌어레이용 내부전원전압(IVCA)보다도 더 높게 되는 바, 이로부터 외부전원전압(ext.Vcc)의 전압레벨이 쎌트랜지스터의 재저장을 충분히 담당할 수 있을 정도로 되기 때문에 워드라인에는 불필요하게 Vpp발생회로(28)의 출력신호를 공급할 필요가 없게 되는 바, Vpp발생회로(28)는 디세이블상태로 된다. 이때 Vpp발생회로(28)의 디세이블상태에 따라 칩내에서 소비하는 전력의 절감이 상당히 크게 이루어짐은 용이하게 예측되는 사실이다. 왜냐하면 종래기술에 의한 Vpp발생회로는 공급되는 외부전원전압의 레벨에 관계없이 항상 동작하지만, 본 발명에 의한 Vpp는 외부전원전압의 레벨이 메모리쎌 트랜지스터의 재저장을 충분하게 할 정도로 높은 상태인 경우에는 동작하지 않기 때문이다.(Ii) Next, when the voltage level of the external power supply voltage (ext. Vcc) becomes equal to or higher than the internal power supply voltage (IVCP) level for the peripheral circuit, as shown in the section t2 of FIG. The input voltage inputted to the input terminal is higher than the voltage level inputted to the negative input terminal so that the comparator 20 has a high output. Thus, a high signal is input to the PIO transistor 32 of the first power supply unit 60, and a low signal is input to the PIO transistor 34 of the second power supply unit 70. Thus, the PMOS transistor 32 of the first power supply unit 60 is not conducting, and the PMOS transistor 34 of the second power supply unit 70 is conducting, from which the decoding operation of the low decoder 30 is performed. Accordingly, the external power supply voltage ext. Vcc is supplied to the word line WL. At this time, the voltage level of the external power supply voltage (ext.Vcc) is higher than the internal power supply voltage (IVCP) for the peripheral circuit or the internal power supply voltage (IVCA) for the memory array. Since the voltage level of the circuit becomes large enough to handle the reconstruction of the transistor, it is not necessary to supply the output signal of the Vpp generator circuit 28 unnecessarily to the word line, and the Vpp generator circuit 28 is disabled. It is in a state. In this case, it is easily predicted that the reduction of power consumed in the chip is made considerably according to the disable state of the Vpp generation circuit 28. Because the Vpp generation circuit according to the prior art always operates regardless of the level of the external power supply voltage supplied, the Vpp according to the present invention is in a state where the level of the external power supply voltage is high enough to sufficiently restore the memory transistor. It doesn't work.

제3도의 블록구성 및 그에 따른 제4도의 실시구성은 본 발명의 사상에 입각하여 실현한 최적의 실시예로서, 제4도의 구성에서 보여준 제어부로서의 비교기는 그 기능을 고려하여 바람직하게 다른 기술로 실시되어질 수 있으며, 워드라인 드라이버에 가변전원을 공급한다는 방법하에서는 제1전원부 및 제2전원부의 구성이 달라질 수 있음은 이 분야에 있어서 자명한 사실이다. 한편 본 발명은 로우어드레스를 조합입력하는 로우디코오더의 구성에 상관없이 워드라인 드라이버에 용이하게 가변전원을 공급할 수 있는 바, 향후 보다 개량된 로우 디코오더를 이용한다면 워드라인 구동회로의 현저한 기술진보를 달성할 수 있게 될 것이다. 한편, 본 발명에서는 가변전원을 2개의 소오스전원으로 실시한 것을 보여주고 있지만, 이는 향후 초고집적 반도체 메모리장치의 전력소비 및 집적도등을 고려하여 3개로 실시하는 것과 같이 다르게 실시할 수 있다.The block configuration of FIG. 3 and the embodiment of FIG. 4 according to the present invention are optimal embodiments realized in accordance with the spirit of the present invention. The comparator as the control unit shown in the configuration of FIG. 4 is preferably implemented in another technique in consideration of its function. It is apparent in the art that the configuration of the first power supply unit and the second power supply unit may be different under the method of supplying variable power to the word line driver. Meanwhile, the present invention can easily supply a variable power supply to a word line driver regardless of the configuration of a low decoder that combines a low address. Thus, if the improved low decoder is used in the future, a remarkable technological progress of the word line driver circuit is achieved. Will be able to achieve. Meanwhile, the present invention shows that the variable power source is implemented with two source power sources. However, the variable power source may be implemented in three different ways in consideration of power consumption and integration degree of the ultra-high density semiconductor memory device.

상술한 바와 같이 본 발명은 워드라인 드라이버의 소오스전원으로 예를 들어 2개의 가변전원을 연결하여 외부전원전압의 전압레벨에 따라 워드라인에 각각 다른 전압을 공급하는 반도체 메모리장치를 제공하므로서, 반도체 메모리장치의 전력소비를 최대한 억제할 수 있으며, 또한 워드라인에 보다 안정된 소오스전압을 공급할 수 있게 된다. 그리고 외부전원전압의 전압레벨을 용이하게 감지하고 이로부터 워드라인에 인가되는 전압레벨을 결정할 수 있으므로서, 보다 간단하면서도 신뢰성있는 워드라인 인에이블동작을 실현할 수 있다. 또한 기존의 반도체 메모리장치에 용이하게 적용할 수 있는 잇점이 있으며, 향후 저전력소비가 주 관건으로 될 휴대용 기기등에 사용되는 반도체 메모리장치에서 더욱 그 효과가 커지게 된다.As described above, the present invention provides a semiconductor memory device for supplying different voltages to word lines in accordance with the voltage level of an external power supply voltage by connecting two variable power sources, for example, as a source power source of a word line driver. The power consumption of the device can be minimized, and a more stable source voltage can be supplied to the word line. In addition, since the voltage level of the external power supply voltage can be easily sensed and the voltage level applied to the word line can be determined therefrom, a simpler and more reliable word line enable operation can be realized. In addition, there is an advantage that can be easily applied to the existing semiconductor memory device, the effect is further increased in the semiconductor memory device used in portable devices, such as low power consumption will be the key issue in the future.

Claims (12)

로우어드레스의 조합신호를 입력받아 소정의 워드라인을 구동하는 워드라인 드라이버를 가지는 반도체 메모리장치에 있어서, 소정 제어신호에 응답하여 외부전원전압을 상기 워드라인 드라이버의 소오스전원으로 공급하는 전압공급수단과, 상기 외부전원전압의 전압레벨을 판단하고 그 판단결과를 상기 전압공급수단의 공급동작을 제어하는 상기 제어신호로 출력하는 제어수단과, 상기 전압공급수단과는 상보적으로 동작되어 상기 외부전원전압을 승압시키고 상기 승압된 외부전원전압을 상기 워드라인 드라이버의 소오스전원으로 공급하는 승압전압발생수단으로 구성함을 특징으로 하는 반도체 메모리장치.A semiconductor memory device having a word line driver for driving a predetermined word line by receiving a combination signal of a low address, comprising: voltage supply means for supplying an external power supply voltage to a source power source of the word line driver in response to a predetermined control signal; Control means for determining a voltage level of the external power supply voltage and outputting the determination result as the control signal for controlling a supply operation of the voltage supply means; and the voltage supply means is complementary to the external power supply voltage. And boosting voltage generating means for boosting the voltage and supplying the boosted external power supply voltage to the source power supply of the word line driver. 제1항에 있어서, 상기 전압공급수단은, 상기 제어신호에 응답하여 스위칭되어 외부로부터 공급되는 상기 외부전원전압을 상기 워드라인 드라이버의 소오스전원으로 공급하는 스위칭수단임을 특징으로 하는 반도체 메모리장치.2. The semiconductor memory device according to claim 1, wherein the voltage supply means is a switching means for supplying the external power supply voltage, which is switched in response to the control signal and supplied from the outside, to the source power supply of the word line driver. 제2항에 있어서, 상기 제어수단은, 상기 외부전원전압의 전압레벨이 미리 설정된 레벨 이상인 경우에 상기 스위칭수단의 스위칭동작을 위한 상기 제어신호를 출력하는 것을 특징으로 하는 반도체 메모리장치.3. The semiconductor memory device according to claim 2, wherein said control means outputs said control signal for switching operation of said switching means when the voltage level of said external power supply voltage is equal to or greater than a predetermined level. 소정의 소오스전압을 공급하는 소오스전압원과, 상기 소오스전압을 메모리쎌어레이용 내부전원전압으로 변환하여 발생하는 내부전원전압발생회로와, 로우어드레스의 디코딩신호를 입력하여 소정의 워드라인을 구동하는 워드라인 드라이버를 가지는 반도체 메모리장치에 있어서, 상기 소오스전압이 상기 메모리쎌어레이용 내부전원전압보다 미리 설정된 전압만큼 높지 않은 레벨을 가지는 경우에 이를 나타내는 제어신호를 출력하는 제어부와, 상기 제어신호에 응답하여 상기 소오스전압을 승압시켜 출력하는 전압승압회로와, 상기 전압승압회로와 상기 워드라인 드라이버의 사이에 연결되어 상기 워드라인 드라이버에 상기 전압승압회로의 출력전압을 공급하는 제1구동부와, 상기 소오스전압원과 상기 워드라인 드라이버의 사이에 연결되며 상기 제1구동부와는 상보적으로 구동되어 상기 워드라인 드라이버에 상기 소오스전압을 공급하는 제2구동부로 구성되어, 상기 워드라인에 상기 제1구동부 또는 상기 제2구동부의 출력전압을 선택적으로 공급하는 것을 특징으로 하는 반도체 메모리장치.A source voltage source for supplying a predetermined source voltage, an internal power supply voltage generation circuit generated by converting the source voltage into an internal power supply voltage for a memory array, and a word for inputting a low address decoding signal to drive a predetermined word line. A semiconductor memory device having a line driver, comprising: a control unit for outputting a control signal indicating when the source voltage has a level not higher than a predetermined voltage than the internal power supply voltage for the memory array; and in response to the control signal; A voltage boosting circuit for boosting and outputting the source voltage; a first driver connected between the voltage boosting circuit and the word line driver to supply an output voltage of the voltage boosting circuit to the word line driver; And between the word line driver and the And a second driver configured to be complementary to the first driver to supply the source voltage to the word line driver, to selectively supply an output voltage of the first driver or the second driver to the word line. A semiconductor memory device characterized by the above-mentioned. 제4항에 있어서, 상기 소오스전압이 외부전원전압임을 특징으로 하는 반도체 메모리장치.The semiconductor memory device of claim 4, wherein the source voltage is an external power supply voltage. 로우어드레스를 조합입력하는 로우디코오더와, 상기 로우디코오더의 출력신호가 나타내는 워드라인에 구동전압을 공급하는 워드라인 드라이버를 가지는 반도체 메모리장치에 있어서, 외부전원전압을 메모리쎌어레이용 내부전원전압과 주변회로용 내부전원전압으로 변환하여 출력하는 전압변환수단과, 상기 메모리쎌어레이용 내부전원전압과 상기 주변회로용 내부전원전압의 레벨을 비교하고 그 비교결과를 나타내는 제1비교결과신호 및 제2비교결과신호를 출력하는 비교수단과, 상기 제1비교결과신호에 응답하여 상기 외부전원전압을 승압시켜 상기 워드라인 드라이버에 공급하는 제1전원공급수단과, 상기 제2비교결과신호에 응답하여 상기 외부전원전압을 상기 워드라인 드라이버에 공급하는 제2전원공급수단으로 구성함을 특징으로 하는 반도체 메모리장치.A semiconductor memory device having a low decoder for inputting a low address in combination with a word line driver for supplying a driving voltage to a word line indicated by the output signal of the low decoder, wherein the external power supply voltage is an internal power supply voltage for a memory array. And a voltage converting means for converting and outputting the internal power supply voltage for the peripheral circuit, and a first comparison result signal for comparing the level of the internal power supply voltage for the memory array and the internal power supply voltage for the peripheral circuit and indicating the comparison result. Comparison means for outputting a second comparison result signal, first power supply means for boosting the external power voltage in response to the first comparison result signal to supply the word line driver, and in response to the second comparison result signal; And a second power supply means for supplying the external power voltage to the word line driver. Memory device. 제6항에 있어서, 상기 제1전원공급수단과 상기 제2전원공급수단은 상기 제1비교결과신호 및 상기 제2비교결과신호에 응답하여 상보적으로 동작함을 특징으로 하는 반도체 메모리장치.7. The semiconductor memory device according to claim 6, wherein said first power supply means and said second power supply means operate complementarily in response to said first comparison result signal and said second comparison result signal. 제6항 또는 제7항에 있어서, 상기 제1전원공급수단은, 상기 제1비교결과신호에 응답하여 상기 외부전원전압을 승압시켜 출력하는 전압승압회로와, 상기 전압승압회로와 상기 워드라인 드라이버의 사이에 채널이 형성되며 상기 제1비교결과신호에 응답하여 스위칭되는 제1스위칭수단으로 구성함을 특징으로 하는 반도체 메모리장치.8. The power supply circuit of claim 6 or 7, wherein the first power supply means includes: a voltage boosting circuit for boosting and outputting the external power supply voltage in response to the first comparison result signal; And a channel is formed between the first switching means and the switching means in response to the first comparison result signal. 제8항에 있어서, 상기 제2전원공급수단은, 상기 외부전원전압을 제공받는 입력단자를 가지고 있으며 상기 입력단자와 상기 워드라인 드라이버의 사이에 채널이 형성되며 상기 제2비교결과신호에 응답하여 스위칭되는 제2스위칭수단으로 구성함을 특징으로 하는 반도체 메모리장치.The method of claim 8, wherein the second power supply unit has an input terminal for receiving the external power supply voltage, and a channel is formed between the input terminal and the word line driver, in response to the second comparison result signal. And a second switching means for switching. 제4항에 있어서, 상기 제1구동부 및 상기 제2구동부는 상기 제어신호에 응답하여 상보적으로 구동되는 스위칭수단임을 특징으로 하는 반도체 메모리장치.The semiconductor memory device according to claim 4, wherein the first driver and the second driver are switching means that are complementarily driven in response to the control signal. 제9항에 있어서, 상기 비교수단은, 상기 주변회로용 내부전원전압이 상기 메모리쎌어레이용 내부전원전압보다 미리 설정된 레벨만큼 높은 경우에 상기 제2비교결과신호를 출력하고 그 반대의 경우에는 상기 제1비교결과신호를 출력하는 것을 특징으로 하는 반도체 메모리장치.10. The method of claim 9, wherein the comparing means outputs the second comparison result signal when the internal power supply voltage for the peripheral circuit is higher than the internal power supply voltage for the memory array, and vice versa. And a first comparison result signal. 칩 외부로부터 공급되는 외부전원전압을 메모리쎌어레이용 내부전원전압으로 변환하여 발생하는 내부전압발생회로와, 로우어드레스의 디코딩신호를 입력하여 소정의 워드라인을 구동하는 워드라인 드라이버를 가지는 반도체 메모리장치에 있어서, 상기 외부전원전압을 미리 설정된 전압레벨만큼 강하시키는 전압강하 수단과, 상기 전압강하수단의 출력과 상기 메모리쎌어레이용 내부전원전압의 레벨을 비교하여 상기 전압강하수단의 출력레벨이 상기 메모리쎌어레이용 내부전원전압의 레벨보다 높은 경우 제2비교신호를 출력하고 그 반대의 경우 제1비교신호를 출력하는 비교수단과, 상기 제1비교신호에 응답하여 상기 소오스전압을 승압시켜 출력하는 전압승압수단과, 상기 전압승압수단과 상기 워드라인 드라이버의 사이에 연결되며 상기 제1비교신호에 응답하여 구동되어 상기 워드라인 드라이버에 상기 전압승압회로의 출력전압을 공급하는 제1구동수단과, 상기 워드라인 드라이버에 상기 제1구동수단과 함께 연결되며 상기 제2비교신호에 응답하여 구동되어 상기 워드라인 드라이버에 상기 외부전원전압을 공급하는 제2구동수단으로 구성됨을 특징으로 하는 반도체 메모리장치.A semiconductor memory device having an internal voltage generation circuit generated by converting an external power supply voltage supplied from the outside of a chip into an internal power supply voltage for a memory array and a word line driver for inputting a low address decoding signal to drive a predetermined word line. A voltage drop means for lowering the external power supply voltage by a predetermined voltage level, and an output level of the voltage drop means is determined by comparing the output of the voltage drop means with the level of the internal power supply voltage for the memory array. Comparison means for outputting a second comparison signal if the level is higher than an internal power supply voltage for an array, and vice versa; a voltage for boosting and outputting the source voltage in response to the first comparison signal; A boosting means, connected between the voltage boosting means and the word line driver; A first driving means which is driven in response to an alternating signal to supply an output voltage of the voltage boosting circuit to the word line driver, and is connected to the word line driver together with the first driving means and in response to the second comparison signal; And second driving means which is driven to supply the external power supply voltage to the word line driver.
KR1019930003739A 1993-03-12 1993-03-12 Semiconductor memory device with word-line driver supplying variable source voltage KR960008282B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003739A KR960008282B1 (en) 1993-03-12 1993-03-12 Semiconductor memory device with word-line driver supplying variable source voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003739A KR960008282B1 (en) 1993-03-12 1993-03-12 Semiconductor memory device with word-line driver supplying variable source voltage

Publications (2)

Publication Number Publication Date
KR940022558A KR940022558A (en) 1994-10-21
KR960008282B1 true KR960008282B1 (en) 1996-06-21

Family

ID=19352041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003739A KR960008282B1 (en) 1993-03-12 1993-03-12 Semiconductor memory device with word-line driver supplying variable source voltage

Country Status (1)

Country Link
KR (1) KR960008282B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749270B2 (en) 2011-03-31 2014-06-10 SK Hynix Inc. Driver circuit of semiconductor apparatus and method for controlling the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601901B2 (en) * 1996-03-26 2004-12-15 株式会社 沖マイクロデザイン Boost circuit
KR100802073B1 (en) * 2006-05-31 2008-02-12 주식회사 하이닉스반도체 Internal voltage generator in semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749270B2 (en) 2011-03-31 2014-06-10 SK Hynix Inc. Driver circuit of semiconductor apparatus and method for controlling the same

Also Published As

Publication number Publication date
KR940022558A (en) 1994-10-21

Similar Documents

Publication Publication Date Title
US6574150B2 (en) Dynamic random access memory with low power consumption
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
KR0183413B1 (en) Charge-pump type booster circuit
US7339847B2 (en) BLEQ driving circuit in semiconductor memory device
US5804893A (en) Semiconductor device with appropriate power consumption
US6798709B2 (en) Memory device having dual power ports and memory system including the same
US20010000450A1 (en) Semiconductor memory device with reduced power consumption and stable operation in data holding state
US6335895B1 (en) Semiconductor storage device and system using the same
US7558128B2 (en) Semiconductor memory device having a voltage boosting circuit
US5881012A (en) Semiconductor integrated circuit
US5504715A (en) Word line loading compensating circuit of semiconductor memory device
KR0152068B1 (en) Power supply circuit for generating an internal power supply potential based on an external potential
JP3998908B2 (en) Nonvolatile memory device
US5929694A (en) Semiconductor device having voltage generation circuit
US7518433B2 (en) Voltage pumping device
US5777930A (en) Test potential transfer circuit
US6335900B1 (en) Method and apparatus for selectable wordline boosting in a memory device
KR960008282B1 (en) Semiconductor memory device with word-line driver supplying variable source voltage
US5376837A (en) Semiconductor integrated circuit device having built-in voltage drop circuit
KR100230372B1 (en) Internal voltage converter for semiconductor memory device
US7099177B2 (en) Nonvolatile ferroelectric memory device having power control function
US5886933A (en) Boost voltage generator for controlling a memory cell array
US7158436B2 (en) Semiconductor memory devices
KR0142972B1 (en) Semiconductor memory apparatus
KR0164816B1 (en) Semiconductor memory using word line driving voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010508

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee