KR960006673B1 - 인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 장치 및 방법 - Google Patents

인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR960006673B1
KR960006673B1 KR1019880011984A KR880011984A KR960006673B1 KR 960006673 B1 KR960006673 B1 KR 960006673B1 KR 1019880011984 A KR1019880011984 A KR 1019880011984A KR 880011984 A KR880011984 A KR 880011984A KR 960006673 B1 KR960006673 B1 KR 960006673B1
Authority
KR
South Korea
Prior art keywords
printed circuit
information
circuit assembly
bus
memory
Prior art date
Application number
KR1019880011984A
Other languages
English (en)
Other versions
KR890005621A (ko
Inventor
엘. 로저스 도널드
Original Assignee
휴렛트-팩카드 캄파니
디. 크레이그 노들런드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛트-팩카드 캄파니, 디. 크레이그 노들런드 filed Critical 휴렛트-팩카드 캄파니
Publication of KR890005621A publication Critical patent/KR890005621A/ko
Application granted granted Critical
Publication of KR960006673B1 publication Critical patent/KR960006673B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Structure Of Printed Boards (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 장치 및 방법
제1도는 본 발명의 양호한 실시예에 따라 버스를 통해 서로 결합된 여러개의 인쇄 회로 어셈블리의 블럭도.
제2도는 제1도내의 소정의 인쇄 회로 어셈블리가 캐비넷내의 슬롯트내에 배열될 수 있는 상태를 도시한 도면.
제3도는 제1도에 도시한 버스를 억세스하는데 사용되는, 제1도에 도시한 각각의 인쇄 회로 어셈블리내에 존재하는 인터페이스의 한 실시예를 도시한 도면.
제4도 및 제5도는 제3도내에 도시한 인터페이스들간의 데이타 흐름을 설명하는 여러개의 타이밍도.
제6도는 본 발명의 양호한 실시예에 따른 프로세서 개발 하드웨어의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
101,102 : 버스변환기 103,104 : 메모리 제어기
105,121 : 메모리 어레이 122,l23,124,l25 : 프로세서
126 : 전력시스템모니터 127 : 프로세서개발하드웨어
128 : 클럭 201,202,203,204 : 칩
601 : 버스인터페이스 602 : 부속 회로
603 : 컴퓨터 시스템 회로 604 : 단말기
607 : 메모리
대형 컴퓨터 시스템에서는, 여러개의 인쇄 회로 어셈블리(PCA)가 컴퓨터 후면(backplane)에 함께 접속된다. 각각의 PCA는 개별적으로 변형(modification)되고 갱신(update)될 수 있다 이 변형은 전형적으로 PCA의 외관(appearance)으로부터 식별할 수 없다. 그러므로, 정보가 종종 PCA상의 라벨(label)상에 배치된다.
종종 컴퓨터 시스템내의 1개의 PCA의 변형 및 갱신은 컴퓨터 시스템을 적당히 동작시키기 위하여 컴퓨터 시스템내의 l개 이상의 PCA의 변형을 필요로 한다. 그러므로,1개의 PCA를 갱신시키기 위하여, PCA가 시스템내에 존재하는 변형을 결정하기 위하여 다수의 PCA를 검사해야 한다. 이것은 매우 시간을 많이소비하고 불편하다.
PCA가 원격 갱신될 때 부수적인 문제점이 발생한다 즉, 소정의 PCA의 갱신은 하드웨어의 교환을 필요로 하지 않고 단지 소프트웨어의 교체만을 필요로 한다. 교체 소프로웨어는 컴퓨터 시스템의 인용문(cite)을 찾는데 서비스 표시(service representative)를 필요로 하지 않고서 전화기 라인을 동해 전달되어 PCA내에 내장(installation)될 수 있다. 그러나, 이 경우에, 서비스 표시는 컴퓨터 시스템내의 다른 pCA상의 라벨을 해독할 수 없다. 또한, 갱신된 PCA를 재라벨할 수 없다.
본 발명의 양호한 실시예에 따르면, 인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 방법 및 장치가 제공된다. 각각의 인쇄 회로 어셈블리내에는 비-회발성(non-volatile) 등속 호출 메모리(RAM)이 있다. 각각의 RAM내에는 어셈블리의 현재의 개정 레벨을 포함하는, 인쇄 회로 어셈블리에 대한 정보가 저장된 타이 정보는 이 타스크(task)용으로 지정된 전용 버스 및 하드웨어를 동해 유저(user)에 의해 억세스될 수 있다. 부수적으토, 전용 버스 및 하드웨어를 동해, 유저는 인쇄 회로 어셈블리내의 정보를 갱신할 수 있다.
제1도에는 버스(100)이 도시되어 있다. 버스(100)은 전체적으로 인쇄 회로 어셈블리(PCA)를 설명하는 정보를 전달하는데 전용된다 버스(100)과 결합되어 도시된 것은 다음의 PCA, 즉 버스 변환기(101), 버스변환기(102), 메모리 제어기(103), 메모리 제어기(104), 16개의 메모리 어레이를 나타내는 메모리 어레이(105)와 메모리 어레이(12l), 프로세서(122), 프로세서(l23), 프로세서(124), 프로세서(125), 전력 시스템 모니터(126), 프로세서 개발 하드웨어(PDH,127) 및 클럭(clock,128) 이다.
전형적으로 제1도에 도시한 PCA는 컴퓨터 캐비넷(cabinet)내에 장착된다. 제2도는 프로세서(122), 프로세서(123), 프로세서(124), 프로세서(125), 전력 시스템 모니터(126), PDH(127), 버스 변환기(101), 버스변환기(102) 및 메모리 제어기(103)이 컴퓨터 캐비넷(130)내의 슬롯토(slot)내에 배치되는 상태를 도시한 것이다.
제1도에 도시한 각각의 PCA는 버스(100)에의 특정한 인터페이스(interface)를 포함한다. 이 특정한 인터페이스의 블럭도는 제3도에 도시되어 있다. 인터페이스는 도시된 바와 같이 상호 접속된 4개의 칩(chip)으로 구성된다. 칩(201,202 및 203)은 75265 텍사스 말라스 피.오. 박스 225012(P.O. Box 225012, Dallas, Texas 75265)에 소재한 텍사스 인스트루먼츠 인코포레이티드(Texas Instnunents Incorporated)에 의해 제조된 것이다. 칩(201)의 부품 번호는 75ALS520이다. 칩(202) 및 칩(203)의 부품 번호는 74ALS240N이다. 칩(204)는 지크 인크.(Xicor Inc.)에 의해 제조된16×16비트 직렬 비휘발성 스태틱(Bit Serial Nonvolatile Static) RAM이며 이것의 부품 번호는 X2444이다.
데이타 버스(100)은 버스(100)에 접속된 각각의 PCA의 인터페이스로부터의 다음 라인, 즉 라인(205,206,207,208,209,219,221 및 239)를 포함한다. 각각의 이 라인들은 버스에 상호 접속되어 있으므로, 버스(100)에접속된 각각의 PCA내의 인터페이스로부터의 대응 라인에 상호 접속되어 있다. 라인(241,242,211,228 및229)는 논리 1로 모두 셋트(set)된다. 라인(243,220,223,224 및 225)는 논리 0으로 모두 셋트된다. 라인(244,245,246,234,236,237 및 238)은 접속되지 않는다. 라인(212,213,214,215 및 216)은 각각의 PCA 용의 독특한5-비트 어셈블리(address)를 제공한다. 이 독특한 5-비트 어드레스는 PCA가 배치되는 스롯토에 의해 결정된다. 독특한 어드레스는 각각의 PCA가 개별적으토 어드레스될 수 있게 한다.
버스(100)은 PDH(127)에 의해 제어된다. 다음으로, PDH(127)이 제3도내에 도시왼 인터페이스와 상호작용하여서, 버스(l00)에 결합된 PCA내의 각각의 인터페이스내의 인터페이스회로와 상호 작용하는 상태에 대해서 설명하겠다.
PDH(17)은 라인(206,207,208,209 및 210)상에 5-비트 어드레스를 배치시킨다. PDH(127)은 라인(205)를논리 1로 상승시킨다. 칩(201)은 라인(206-210)상의 어드레스가 라인(212-216)상의 독특한 5-비트 어드레스와 정합(match)하는지를 알아보기 위해 검사된다. 이렇게 되는 경우에, 라인(205)는 논리 0으로 작동되어,칩(203)을 엔에이블(enable)시킨다. 칩(202)는 항상 엔에이블되므로, 칩(202)는 라인(218)에서논리0을 수신하고, 신호를 반전(invert)시키며, 라인(227)을 동해 칩(204)를 엔에이블시킨다. 칩(204)가 엔에이를되면, 칩(204)는 PDH(127)이 라인(219)상에 배치시키는 클럭신호, 및 PDH가 라인(221)상에 배치시키는 데이타 신호를 해독할 수 있다. 이 신호들은 칩(202)에 의해 반전되고 라인(230 및 23l)상에 각각 배치된다. 부수적으로, 칩(203)이 작동될 때, 칩(204)는 라인(240)상에 정보를 배치시킴으토써 PDH(127)에 데이타를 전송할 수 있다. 이 정보는 칩(203)에 의해 반전되고, 라인(239)상에 배치되어, PDH(127)에 의해 해독된다.
칩(204)는 32바이트(byte)의 정보를 포함할 수 있다. 양호한 실시예에서는, 다음 정보, 즉 보드(board)형, 예를들어, 메모리 어레이, 프로세서 등을 나타내는 어셈블리 번호, 현재 어떤 보드의 개정(revision)이 PCA내에 존재하는지를 나타내는 날짜 코드(datecode); 프로세서 형태, 보드외 일련 번호, 보드를 제조하는 회사의 부서(division)를 나타내는 부서 번호를 정하기 위해 사용되는 하드웨어 식별 번호, 보드가 시스템을 부트(boot)하는 것을 나타내는 부트 식별 번호, 및 프로세서 형태를 정하는 소프트웨어 식별 번호가 각각의 PCA에 의해 기억된다. 부수적으로 1바이트는 각각의 PCA의 독특한 5-비트 어드레스를 기억시키기 위해 예약(res玎ve)된다. 이 실시예에서, 어셈블리 번호는 5바이토를 필요로 하므로, 어드레스 0010의최종 바이트가 PDH(127)용으로 예약된다. 그러나, 이 정보는 이미 PDH(127)에 유효하기 때문에 실제로는 칩(204)내에 기억되지 않는다. 다음의 표는 정보가 칩(204)내에 기억된 16개의 16-비트 워드(word)에 배열되는 상태를 나타낸 것이다.
Figure kpo00001
다음으로, 칩(204)가 정보를 송신하고 수신하는 상태를 설명하겠다. 더욱 완전한 정보가 이 부분의 데이타 시트(sheet)로부터 유용하게 될 수 있다.
제4도는 데이타가 칩(204)로부더 억세스될 수 있는 방법을 나타내는 타이밍(timing)도이다. 제4도에는라인(219)상에 배치되는 클럭 신호(RCLK+,401), 라인(221)상에 배치되는 칩(204)의 입력 신호(RDIN+,402), 및 라인(239)상에 배치되는 출력 신호(RDOUT+,403)이 도시되어 있다. 제4도로부터 알 수 있는 바와 같이, 칩(204)는 클럭 주기당 1비트의 정보를 송신 또는 수신한다. 칩(204)는 엔에이블된 후 명령 개시비트(404)를 찾는다. 이것들 다음에는 칩(204)내의 메모리 어레이내의 어드레스를 표시하는 4비트(405)가 있다. 이 어드레스 다음에는 명령을 포함하는 3비트(406)이 있다. 이 명령은 내부적으로 소정의 기능을 수행하도록 칩(204)를 지정하는 ''해독(read)'' 또는 ''기입(write),' 또는 범용(general) 명령으로 될 수 있다. 제4도에서와 같이, 명령이 기입이라면, 데이타가 칩(204)로부터 억세스된다 해독하기 위한 명령을 수신하자마자 바로, 칩(204)는 칩(203)을 통해 라인(239)에 라인(240)상의 제1바이트(407) 및 제2바이트(408)을 배치시킨다. 제1바이트(407) 및 제2바이토(408)은 비트(405)에 의해 지정된 어드레스에서 칩(204)내에 기록된 데이타를 포함한다.
제5도는 정보가 칩(204)에 의해 기억될 수 있는 방법을 나타내는 타이밍도이다. 제5도는 클럭 신호(401) 및 입력 신호(402)가 칩(204)내로 데이타를 기입하기 위해 사용필 때의 상태를 도시한 것이다. 칩(204)는 엔에이블된 후 명령 개시 비트(504)를 찻는다. 그 다음에는 칩(204)내의 메모리 어레이내의 어드레스를 나타내는 4비트(505)가 있다. 이 어드레스 다음에는 명령을 포함하는 3비트(506)이 있다. 명령이 기입인 경우에는, 제5도에 도시한 바와 같이, 데이타가 칩(204)에 기입된다. 기입하기 위한 명령을 수신하자마자, 칩(204)는 라인(239)상에 배치되는 라인(240)상의 제1바이트(507) 및 제2바이트(508)을 계속해서 해독한다. 제1바이트(507) 및 제2바이트(508)은 비트(505)에 의해 지정된 어드레스에서 칩(204)내에 기억될데이타를 포함한다.
제6도는 PDH(127)의 블럭도를 도시한 것이다. 버스 인터페이스(601)은 기본적으로 제3도에 도시한 인터페이스로 구성된다. 버스 인터페이스(601)은 라인(605)를 동해 버스(100)에 결합되어 있다. 부속 회로(602)는 라인(606)을 통해 라인(605)에 결합된 것으로 도시되어 있다. 이것은 라인(606) 및 부속 회로(602)내의 관련된 구동기(driver)를 통과하므로, PDH(127)이 버스(100)에 접속된 PCA와 통신하게 된다. PDH(127)은 라인(167)을 통해 컴퓨터 시스템 회로(603)과 통신한다. 컴퓨터 시스템 회로(603)은 제1도에 도시한 소정의 PCA 또는 모든 PCA를 포함한다. PDH(127)은 버스(100)을 통하는 데이타 흐름을 제어하지만, PDH(127)은 이 PDH(127)이 억세스되거나 기억될 필요가 있는 정보에 대해 컴퓨터 시스템 회로(603)으로부터 명령을 수신한다. 결국, 유저(도시하지 않음)는 컴퓨터 시스템내의 PCA에 대한 바이오그래픽(biogra-phic) 정보에 대해 컴퓨터 시스템 회로(603)에 질의(query)한다. 예를 들어, 유저는 라인(608)을 통해 컴퓨터 시스템(603)에 결합된 단말기(terminal,604)를 사용함으로써 이렇게 행할 수 있다. 라인(607)을 통한 컴퓨터 시스템 회로(603)은 이 정보를 찻아내기를 PDH(127)에게 요구한다. 라인(606)을 통한 PDH는 버스(100)을 통해 PCA로부터 이 정보를 요구한다.
버스(100)은 고속 버스가 아니기 때문에, 개시(start-up) 시간에 각각의 PCA로부터 정보를 요구하기 위해 PDH(127)에 적합하게 될 수 있다. PDH는 각각의 PCA로부터 바이오그래픽 정보를 안전하게 하기 위해 버스(100)을 사용하는데, 이 정보는 메모리(607)내에 기억될 수 있다. 바이오그래픽 정보가 요구될 때, PDH(127)은 메모리(607)로부터 이 정보를 억세스할 수 있으므로, 버스(100)을 통해 이 정보를 억세스하는데 필요한 시간을 절약하게 된다.

Claims (8)

  1. 다수의 인쇄 회로 어셈블리를 포함하는 컴퓨터 시스템내의, 각각의 인쇄 회로 어셈블리에 관한 정보를 전자적으로 기억하고 검색할 수 있게 하기 위한 장치에 있어서, 각각의 인쇄 회로 어셈블리에 관한 정보를기억하기 위한 각각의 인쇄 회로 어셈블리내의 메모리 수단 및 상기 각각의 인쇄 회로 어셈블리로부터 정보를 전자적으로 검색하고 사용자(유저)에게 유효한 정보를 형성하며, 사용자가 정보를 전자적으토 변환시킬수 있게 하기 위해 각각의 인쇄 회로 어셈블리에 결합된 검색 및 기억 수단을 포함하는 것을 특징으로 하는장치.
  2. 제1항에 있어서, 상기 검색 및 기억 수단이 각각의 인쇄 회로 어셈블리에 결합되고 각각의 인쇄 회로어셈블리에 관한 정보의 전자적 기억 및 어셈블리에 전체적으로 전용되는 버스를 포함하는 것을 특징으로하는 장치.
  3. 제2항에 있어서, 상기 메모리 수만이 상기 버스와 상호 작용하기 위한 상호 작용 수단, 및 비-휘발성 등속 호출 메모리를 포함하는 버스의 인터페이스를 포함하는 것을 특징으토 하는 장치.
  4. 제3항에 있어서, 다수의 인쇄 회로 어셈블리로부터의 제1인쇄 회로 어셈블리가 버스에서 발생하는모든 데이타 트랜잭션(transaction)을 제어하는 것을 특징으토 하는 장치.
  5. 제4항에 있어서, 컴퓨터 시스템을 부팅 업(bootingup)할 대, 상기 제1인쇄 회로 어셈블리가, 각각의 인쇄 회로 어셈블리로부터의 정보를 안전하게 보호하고 제1인쇄 회로 어셈블리내에 정보를 기억하여 사용자가 신속히 정보를 억세스할 수 있게 하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 인쇄 회로 어셈블리내의 정보가 인쇄 회로 어셈블리의 최종 개정 레벨을 나타내는 정보를 포함하는 것을 특징으로 하는 장치.
  7. 사용자에게 용이하게 억세스될 수 있는 인쇄 회로 어셈블리에 관한 정보를 형성하기 위한 방법에 있어서, 인쇄 회로 어셈블리의 현재의 개정 레벨에 관한 정보를 포함하여, 인쇄 회로 어셈블리에 관한 정보를 기억하기 위해 각각외 인쇄 회로 어셈블리내에 메모리를 제공하는 단계, 특정한 인쇄 회로 어셈블리에 적합한 정보를 특정한 인쇄 회로 어셈블리내의 메모리내에 기억하는 단계 및 버스를 통해 전자적으로 메모리내의 정보를 호출하는 단계를 포함하는 것을 특징으로 하는 인쇄 회로 어셈블리에 관한 정보를 형성하는 방법.
  8. 제7항에 있어서, 버스를 통해 전자적으로 메모리내의 정보를 변화시키는 단계를 부수적으로 포함하는것을 특징으로 하는 인쇄 회로 어셈블리에 관한 정보를 형성하는 방법.
KR1019880011984A 1987-09-17 1988-09-16 인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 장치 및 방법 KR960006673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9859587A 1987-09-17 1987-09-17
US098,595 1987-09-17

Publications (2)

Publication Number Publication Date
KR890005621A KR890005621A (ko) 1989-05-16
KR960006673B1 true KR960006673B1 (ko) 1996-05-22

Family

ID=22270041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011984A KR960006673B1 (ko) 1987-09-17 1988-09-16 인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 장치 및 방법

Country Status (6)

Country Link
EP (1) EP0308043A3 (ko)
JP (1) JPH01125889A (ko)
KR (1) KR960006673B1 (ko)
CN (1) CN1034085A (ko)
AU (1) AU611919B2 (ko)
CA (1) CA1313263C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03119765U (ko) * 1990-03-22 1991-12-10
DE19646155C1 (de) 1996-11-08 1997-12-11 Siemens Nixdorf Inf Syst Lagebestimmung von Peripherieeinheiten

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1158775A (en) * 1980-06-04 1983-12-13 Thomas L. Phinney Computer annotation system
JPS6031657A (ja) * 1983-07-29 1985-02-18 Nec Corp デ−タ処理装置
US4578773A (en) * 1983-09-27 1986-03-25 Four-Phase Systems, Inc. Circuit board status detection system
JPS61183492A (ja) * 1985-02-07 1986-08-16 Nippon Kokan Kk <Nkk> 両面電気メツキにおける極間距離調整方法
JPS61226866A (ja) * 1985-03-30 1986-10-08 Usac Electronics Ind Co Ltd 基板の自動識別方式
US4760553A (en) * 1985-06-03 1988-07-26 International Business Machines Corporation Terminal system configuration tracing method and apparatus

Also Published As

Publication number Publication date
CA1313263C (en) 1993-01-26
EP0308043A2 (en) 1989-03-22
AU611919B2 (en) 1991-06-27
JPH01125889A (ja) 1989-05-18
KR890005621A (ko) 1989-05-16
EP0308043A3 (en) 1991-04-24
AU1857588A (en) 1989-03-23
CN1034085A (zh) 1989-07-19

Similar Documents

Publication Publication Date Title
US5051895A (en) Apparatus and method for tracking and identifying printed circuit assemblies
US4373181A (en) Dynamic device address assignment mechanism for a data processing system
US4964038A (en) Data processing system having automatic address allocation arrangements for addressing interface cards
US5038320A (en) Computer system with automatic initialization of pluggable option cards
CA1335843C (en) Programmable option select
US5535368A (en) Automatically-configuring memory subsystem
EP0372841B1 (en) Arrangement for and method of locating ROM in computer memory space
JP3310990B2 (ja) 電子機器
GB2329990A (en) Accessory based resource offset mechanism for a PCI bus in a peripheral device
EP0061324A2 (en) Computer memory management
EP0187453A2 (en) Program assignable I/O addresses for a computer
EP0393290B1 (en) Memory and peripheral chip select apparatus
US5027313A (en) Apparatus for determining maximum usable memory size
US5754863A (en) System for downloading program code to a microprocessor operative as a slave to a master microprocessor
EP0653712A1 (en) System and method for connecting a short word length memory to a wider address/data bus
US4958323A (en) Semiconductor file memory
US5928338A (en) Method for providing temporary registers in a local bus device by reusing configuration bits otherwise unused after system reset
KR960006673B1 (ko) 인쇄 회로 어셈블리를 트랙킹하고 식별하기 위한 장치 및 방법
ES8609771A1 (es) Un circuito de control de etiquetas en un aparato de controlde acceso a memoria
EP0265575A1 (en) Data processing system having automatic address allocation arrangements for addressing interface cards
US6321332B1 (en) Flexible control of access to basic input/output system memory
GB2130407A (en) Integrated sorting device for data words
US4528648A (en) Memory management system
US20020103891A1 (en) Hardware management apparatus
EP0342963A3 (en) A data input system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050517

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee