KR960004767Y1 - 인버터의 삼상기준파 발생회로 - Google Patents

Abstract

내용없음.

Description

인버터의 삼상기준파 발생회로

제1도는 종래의 인버터에서 삼상기준파 발생회로의 참고도.

제2도는 본 고안 제1실시예의 상상기준파 발생회로도.

제3도는 본 고안에 의한 삼상기준파 발생회로의 회로블럭도.

제4도는 제3도의 각 부 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 삼상기준파 발생회로 11 : 크기제어부

12 : 제1기준파 발생부 13 : 위상지연부

14 : 신호합 반전부

본 고안은 인버터에서 삼상기준파 발생회로와 관련된 것으로서, 이는 특히 이러한 회로의 단순화를 꾀할 수 있도록 설계된 삼상기준파 발생회로에 관한 것이다.

산업용 동기모터 등에 널리 사용되고 있는 인버터는 삼상기준파로 구동되는 것이 보통이고, 이러한 삼상기준파 발생회로의 종재것은 제1도와 같이 나타내었다.

여기서는 a, b,c 삼상의 정현파를 생성하는데 있어서, 각 상을 발생시키도록 제어하는 시스템 CPU(21)와, 이 시스템 CPU(21)의 출력포트에 연결되어 디지털 출력을 아날로그 변환하여 각 상을 출력하는 3개의 D/A 컨버터(22-24)와, 상기 출력된 각상의 크기를 제어하는신호를 발생시키는 D/A 컨버터(25)등에 의해 이뤄져 있다. 그러나, 이러한 종래 기술에서는 3상의 기준정현파를 생성하는데 있어서는 풀(full) 디지털 방식을 이용하고 있으므로 시스템 CPU(21)의 입,출력포트를 다수개 점령하여 이용하여야 하고, 각 포토에는 각기 D/A 컨버터가 연결되어 각 상의 신호를 발생시키므로서 그 구성이 복잡해지고 상대적으로 이러한 회로가격을 상승시키는 원인이 되었다.

본 고안의 목적은 상기와 같은 종래 기술의 문제점을 개선할 수 있도록 안출된 삼상 기준파 발생회로를 제공코져 한 것이다.

본 고안은 특히 시스템 CPU의 두 개의 포트에는 각기 각 상의 크기제어부와 1상에 대한 제1기준파 발생부를 두고, 이 제1기준파 발생부에는 위상지연부와 신호합 반전부를 연결시킨 구성의 삼상기준파 발생회로를 특징으로 하는 것이다.

이하에서 이를 좀더 상세히 설명하면 다음과 같다.

즉, 제3도는 본 고안에 의한 삼상기준파 발생회로(1)의 실시예 회로를 나타내었다.

여기서는 시스템 CPU(21)의 두 개의 포트로부터 각기 이어져 있는 제1, 2D/A 컨버터에 의한 크기제어부 및 기준파 발생부(11)(12)와, 기준파 발생부(12)의 출력에서 이어져 있는 위상지연부(13)및, 이 위상지연부(13)의 출력에서 이어진 신호합 반전부(14)로 되어 있고, 기준파 발생부(12), 위상지연부(13), 신호합 반전부(14)의 각 출력에서 a, b, c 삼상의 출력이 얻어지도록 한 구성이다.

또, 상기 각 상(a, b, c)의 출력에는 통상의 삼각파 발생기(31) 및 비교기(32-34)에 의해 펄스폭 변조(pwm)신호를 출력하는 구성으로 되어 있다.

한편, 제2도는 제3도를 좀더 구체적으로 나타낸 실시예이다.

여기서는 상기 크기제어부(11)와 기준파 발생부(12)는 D/A 컨버터(11a)(12a)와 신호 증폭기(11b)(12b)로 각기 이루어져 있고, 위상지연부(13)는 연산증폭기(OP1)에 의한 위상지연 회로를 이루고 있으며, 신호합 반전부(14)는 연산증폭기(OP2)에 의한 연변환 덧셈회로로 되어 있다.

이러한 구성의 본 고안은 그 작용 및 효과가 다음과 같다.

즉, 본 고안에 의한 삼상기준파 발생회로(1)는 제2도 및 제3도와 같이 시스템 CPU(21)의 출력포트 A에서는 크기제어부(11)에 기준파의 크기를 조절하는 신호를 출력하고, B에서는 제1기준파 발생부(12)에 소정 기준 정현파 데이터를 출력한다. 이에 의해 상기 제1기준파 발생부(12)에서 하나의 기준정현파 a상 출력이 제4도 (a)와 같이 발생한다.

상기 제1기준파 발생부(12)에서 출력된 a상 출력은 위상지연부(13)의 연산증폭기(OP1)에 의한 위상지연 회로를 통해 120 위상이 지연되어 제4B도와 같은 b상 출력을 발생하고, 또 제1기준파 발생부(12)와 위상지연부(13)의 a,b상 출력은 신호합 반전부(14)의 연산증폭기(OP2) DP 의한 역변환 덧셈회로를 통해 a, b는 두상을 더한 후 반전시켜 c(c=c-(a+b))상 출력을 내보낸댜.

따라서, 상기 제1기준파 발생부(12)와 위상지연부(13), 신호합 반전부(14),크기 제어부(11)만에 의해 3상의 기준파발생을 행할 수 있는 것이고, 상기 크기제어부(11) 및 제1기준파 발생부(12) 외에는 D/A 컨버터를 이용할 필요가 없는 간단한 회로로 그 목적을 달성하므로서 이러한 회로의 단순화와 가격 저렴화를 이룰수 있는 것이다.

이러한 본 고안은 인버터의 3상 기준파 발생회로가 간단하고 단순한 수단으로 성취될 수 있고 특히 시스템 CPU의 사용포트 개수도 줄이게 되어 다양한 잇점을 획득 가능케 한 유익한 특징이 있는 것이다.

Claims (1)

1. 외부주파수 지령에 따른 싸인파 1상에 대한 디지털 값을 출력시키는 CPU(21)와, 상기 CPU(21)의 디지털 값을 아날로그 값으로 변화시키고 싸인파의 크기제어 신호를 출력시키는 크기제어부(11)와, 상기 CPU(21)의 디지털 값과 상기 크기제어부(11)의 싸인파 크기제어 신호를 받아 하나의 기준 정현파인 a상 출력을 발생시키는 제1기준파 발생부(12)와, 상기 제1기준파 발생부(12)의 a상 출력을 120° 위상지연시켜 b상 출력을 발생시키는 위상 지연부(13)와, 상기 제1기준파 발생부(12)의 a상 출력과 위상지연부(13)의 b상 출력의 위상을 더한 후 반전시켜 c상 출력을 발생시키는 신호합 반전부(14)를 구비하여서 구성됨을 특징으로 하는 인버터의 삼상기준파 발생회로.