KR960003986B1 - 범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치 - Google Patents

범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치 Download PDF

Info

Publication number
KR960003986B1
KR960003986B1 KR1019920012352A KR920012352A KR960003986B1 KR 960003986 B1 KR960003986 B1 KR 960003986B1 KR 1019920012352 A KR1019920012352 A KR 1019920012352A KR 920012352 A KR920012352 A KR 920012352A KR 960003986 B1 KR960003986 B1 KR 960003986B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor element
bump
semiconductor device
anisotropic conductive
Prior art date
Application number
KR1019920012352A
Other languages
English (en)
Other versions
KR930002831A (ko
Inventor
마사노리 니시구찌
Original Assignee
스미도모덴기고오교오 가부시기가이샤
쿠라우찌 노리타카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미도모덴기고오교오 가부시기가이샤, 쿠라우찌 노리타카 filed Critical 스미도모덴기고오교오 가부시기가이샤
Publication of KR930002831A publication Critical patent/KR930002831A/ko
Application granted granted Critical
Publication of KR960003986B1 publication Critical patent/KR960003986B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

내용 없음.

Description

범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치
제 1 도는 본 발명의 제 1 실시예에 의한 반도체소자의 전기특성 측정장치의 요부를 도시한 사시도,
제 2 도는 본 발명의 제 1 실시예에 의한 반도체소자의 전기특성 측정장치를 도시한 수직단면도,
제 3 도는 본 발명에 의한 반도체소자의 전기특성 측정방법을 도시한 순서도,
제 4 도는 본 발명을 패키지전의 멀티칩모듈용 기판에 적용한 본 발명의 제 2 실시예에 의한 반도체소자의 전기특성 측정장치의 요부를 도시한 사시도,
제 5 도는 본 발명의 제 2 실시예에 의한 반도체소자의 전기특성 측정장치를 도시한 수직단면도,
제 6 도(a)는 본 발명에 의한 반도체디바이스제조장치를 도시한 평면도,
제 6 도(b)는 본 발명에 의한 반도체디바이스제조장치를 도시한 측면도.
* 도면의 주요부분에 대한 부호의 설명
1,9 : 반도체소자(IC칩) 2 : 측정용 기판
3 : 콜릿(유지수단) 3a,3b : 흡착구
4 : 이방성도전막 5 : 탐침
6 : 진공펌프 7 : 기판구조체
10 : 측정기기 11 : 기판
12 : 유지부재 13 : 승강장치
14 : 압축기 21 : 제 1 안내부재
22 : 제 1 이동부재 23 : 제 2 안내부재
24 : 제 2 이동부재 25 : 구동수단
31 : 흡착부 A : 기판유지기구
B : 콜릿이동기구 b : 범프전극
C : 막운송기구
본 발명은 회로기판의 배선부를 향해서 회로면상에 실장되는 범프전극이 부착된 반도체소자의 전기특성을 측정하는 방법 및 장치, 그리고 상기 반도체소자를 구비한 반도체디바이스의 제조방법 및 장치에 관한 것이다.
전자기기의 기능의 대규모화 및 고속화에 대한 요구가 증대됨에 따라, 논리 LSI는 예를들면 게이트당 지연시간이 수백 PS인 고속화가 성취되었다. 그러나, 프린트기판상에 다수의 듀얼인 패키지(DIP)나 플러그인 패키지를 탑재하는 종래의 실장구조에서는 고속화된 LSI의 성능을 충분히 발휘시키기가 곤란하게 되었다.
이러한 문제를 극복하기 위하여, 하나의 세라믹기판상에 많은 칩을 탑재하여 고속성능을 지니는 고밀도실장이 가능한 고밀도 멀티칩모듈방식이 개발되어 실용화되고 있다("LSI핸드북" 제 1 판, PP 415∼416, 일본국전자통신학회, 1984년 참조). 상기 언급한 고속성을 지니는 고밀도실장을 실현하는 방법으로서는 플립칩실장법(또는 페이스다운본딩법)이 공지되어 있다.
그런데, 실장된 반도체소자에 결함이 발견되면, 그 반도체소자를 제거한 후 다른 반도체소자를 다시 실장해야만 하므로 이는 번거로울 뿐만 아니라 작업성을 현저히 저하시킨다. 따라서, 반도체소자를 기판에 실장하기 전에 그의 소망의 성능에 대해서 평가를 하여, 사양을 만족하지 않으면 그 반도체소자는 제거되고 있었다.
이와 같은 실장전의 전기특성평가는, 반도체소자상의 범프에 부착된 탐침(probe)으로부터 측정에 필요한 전류를 공급함으로써 수행되었다.
그러나, 실장전에 반도체소자상의 범프에 직접 탐침을 부착하면, 범프와 탐침의 양쪽에 악영향이 생겨 최종수율과 작업성이 저하된다. 따라서, 반도체소자의 실장전에 전기특성을 충분히 측정,평가할 수 없다고 하는 문제가 있었다.
따라서, 본 발명의 목적은, 플립칩실장법으로 실장되는 반도체소자의 전기특성을 충분히 측정,평가할 수 있는 방법 및 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 전기특성 측정방법은, 반도체소자의 전기특성을 측정하기 위한 측정용 기판을 준비하는 공정과, 이 측정용 기판에 회로면을 대향시킨 상태에서 반도체소자를 유지하는 공정과, 반도체소자의 범프가 접속되는 측정용 기판의 접속 위치에 대해서 범프를 위치결정하는 공정과, 이방성 도전부재를 개재해서 범프를 접촉위치에 접속하는 공정과, 측정용 기판에 통전해서 반도체소자의 전기특성을 측정하는 공정으로 구성된다.
본 발명에 의한 전기특성 측정장치는, 반도체소자의 전기특성을 측정하는 측정용 기판과, 이 측정용 기판에 회로면을 대향시킨 상태에서 반도체소자를 유지하는 유지수단과, 반도체소자의 범프가 접속되는 측정용 기판의 접촉위치에 대해서 범프를 위치결정하는 위치결정수단과, 반도체소자와 측정용 기판 사이에 삽입되는 이방성도전부재와, 측정용 기판에 통전해서 반도체소자의 전기특성을 측정하는 측정수단으로 구성된다.
또, 멀티칩모듈에 내포되는 반도체소자를 측정하는 경우에는, 이방성도전부재와 측정용 기판 사이에 실제로 패키지도는 기판을 배치시킨 후 이 기판의 접촉위치에 대하여 반도체소자의 범프를 위치결정하면 된다.
이 경우, 본 발명에 의한 전기특성 측정장치는, 반도체소자의 전기특성을 측정하는 측정용 기판과, 측정용 기판에 접속되는 반도체소자만이 실장되지 않는 패키지용 기판에 대해서 회로면을 대향시킨 상태에서 반도체소자를 유지하는 유지수단과 반도체소자의 범프가 접속되는 측정용 기판의 접촉위치에 대해서 범프를 위치결정하는 위치결정수단과, 반도체소자와 패키지용 기판 사이에 삽입되는 이방성도전부재와, 측정용 기판에 통전해서 반도체소자의 전기특성을 측정하는 측정수단으로 구성된다.
본 발명의 전기특성 측정방법에 의하면, 반도체소자의 범프와 측정용 기판의 접촉위치간의 전기저항은 적으나, 그 이외의 방향에 있어서의 전기저항은 극단적으로 크므로, 범프는 접촉위치에 전기적으로 접속될 수 있어, 기판상에 형성된 배선회로에 있어서의 전기적 단락은 발생되지 않는다.
본 발명의 전기특성 측정장치에 의하면, 반도체소자의 범프는 이방성도전부재를 개재해서 기판(측정용 기판 또는 패키지용 기판)의 접촉위치에 접속되고 있으므로, 반도체소자를 기판에 직접 실장하지 않은 상태에서, 실제 실장시의 전기특성을 얻을 수 있다.
본 발명의 다른 목적은, 상기 반도체소자를 구비한 반도체디바이스를 제조하는 방법 및 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 제조장치는, 회로부가 위쪽으로 향하여 배치된 상태에서 기판을 유지하는 제 1 유지수단과, 상기 제 1 유지수단을 수직 이동시키는 제 1 이동수단과, 회로면이 외부로 향한 상태에서 상기 반도체소자를 상기 기판으로부터 일정거리만큼 이간시켜 유지하는 제 2 유지수단과, 상기 기판에 대해서 상기 제 2 유지수단을 평행이동시키는 제 2 이동수단과, 상기 기판과 반도체소자 사이에 이방성도전부재를 삽입하는 삽입수단과, 상기 제 1 유지수단상에 유지된 상기 기판에 접속되는 탐침과, 상기 탐침에 접속된 측정수단으로 구성된다.
또, 본 발명에 의한 제조방법에 의하면, 반도체소자의 회로면을 기판에 대향시킨 상태에서 상기 기판으로부터 일정거리만큼 이간시켜 상기 기판상에 상기 반도체소자를 유지하는 제 1 공정과, 상기 반도체소자의 범프가 접속되는 측정용 기판의 접속위치에 대해서 상기 반도체소자의 범프를 위치결정하는 제 2 공정과, 상기 범프와 접촉위치사이에 이방성도전부재를 삽입하고 상기 반도체소자의 범프를 상기 측정용 기판의 접촉위치에 상기 이방성도전부재를 개재해서 접속하는 제 3 공정과, 상기 측정용 기판에 통전해서 반도체소자의 전기특성을 측정한 후, 기판상에 상기 위치결정된 반도체소자를 고정하는 제 4 공정으로 구성된다.
본 발명은 첨부도면과 이하의 상세한 설명으로부터 더욱 완전히 이해될 것인 반면, 이들은 단순히 예시에 불과할 뿐 본 발명은 이로서 한정되는 것이 아니다.
또한, 본 발명의 적용범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 바람직한 실시예를 나타내는 상세한 설명 및 소정예는 단지 예시의 목적으로만 부여되는 것이며, 본 발명의 정신과 범위내에서의 다양한 변화와 변형은 이러한 상세한 설명으로부터 당업자에게 명백하게 될 것이다.
이하, 본 발명의 바람직한 실시예에 대해서 첨부도면을 참조하여 상세히 설명한다.
우선, 본 발명에 의한 전기특성 측정장치를 제 1 도 및 제 2 도를 참조하여 설명한다. 이 장치는, 한면에 범프(b)가 형성된 IC칩(반도체소자)(1), 이 IC칩(1)의 전기특성을 측정, 평가하기 위한 측정용 기판(2), IC칩(1)을 유지하는 콜릿(유지수단)(3), IC칩(1)과 측정용 기판(2) 사이에 배치된 이방성도전막(이방성도전부재)(4) 및 측정용 기판(2)의 표면에 형성된 전극에 통전하는 탐침(5)으로 구성되어 있다.
IC칩(1)은 회로면이 기판의 배선부를 향하여 실장되는 플립칩형 반도체칩이다. 그의 회로면에는 범프전극(b)이 형성되어 있다. 또, 측정용 기판(2)의 상부면에는 IC칩(1)의 전기특성(기능, 신호의 상승타이밍, 신호의 하강타이밍, 연산속도, 기록, 판독시간 등)을 측정하는데 사용되는 테스트패턴이 형성되어 있다. 이 테스트패턴의 배선부에는 IC칩(1)의 범프전극(b)의 접속되는 접촉부가 형성되어 있고, 이 테스트패턴의 주변부에는 테스트패턴에 전류를 공급하는 전극(2a)이 형성되어 있다. 콜릿(3)은 서로 수직이고 교차하는 3개의 측방향으로 이동할 수 있는 가동스테이지상에 장착되어, 측정용 기판(2)상의 소정위치에서 이동할 수 있다. 이러한 유형의 가동스테이지는 잘 알려져 있으므로, 그의 설명은 생략한다. 콜릿(3)에는, 배선기판(도시생략)상에서의 배열위치에 대응해서 IC칩(1)의 형상에 적합한 피라미드형상의 흡착구(3a)가 형성되어 있다. 이 흡착구(3a)에는 진공펌프(6)에 접속하는 배기구멍(3d)이 연통해서 설치되어 있으므로, 이 진공펌프(6)에 의해서 진공흡착이 가능하다.
상기 이방성도전막(4)은, 특정방향에 있어서 도전율이 높으나 그외의 방향에 있어서는 도전을 이 극히 적은 재료로 형성되며, 예를 들면, 도전성 고분자재료(신소재 편람, 1988년판, PP 937∼939)를 사용할 수 있다. 이들 도전성 고분자재료는 고분자재료의 우수한 특성(조도, 탄성, 가요성, 대형면적, 처리특성, 경제성)을 손상함이 없이 구리, 알루미늄 등의 금속과 유사한 도전성을 지닌다. 본 실시예에서 사용가능한 이방성도전막으로서는 서로 접촉하지 않도록 도전성이 적은 도전성 볼부재(금속볼 등)나 도전성컬럼부재를 고밀도로 매립함으로써 형성된 절연수지막이 사용될 수 있다. 예를들면, A. I. Technology사(미합중국, 뉴저지주 08543, 프린세톤, 사서함번호 3081)에서 제조한, 금속볼이 내부에 매립된 구조를 지닌 "Z-폭시" 또는 "Z-폴리"라 불리는 재료가 사용될 수 있다. 본 실시예에서는, 두께방향에 있어서 도전율이 높고 비교적 부드러운 필름을 이용하므로서, IC칩(1)의 범프전극(b)을 측정용 기판(2)의 접촉부에 위치결정시키기가 용이하며, 범프전극(b)에의 손상을 방지할 수 있다.
탐침(5)은 전후좌우의 미세 위치조정이 가능하며, 또한 고주파전원에 접속되어 IC칩(1)의 전기특성을 측정하는데 필요한 전류를 공급한다.
다음에, 제 1 도 내지 제 4 도를 참조하여 상기 측정장치를 이용한 IC칩의 전기특성 측정방법을 설명한다.
먼저, 콜릿(3)의 흡착구(3a)에서 범프전극(b)이 측정용 기판(2)의 배선부에 대향한 상태에서 반도체소자 즉 IC칩(1)을 유지한다(스텝 101). 다음에, 콜릿(3)을 측정용 기판(2)에 대해서 이방성도전막(4)의 막두께 이상의 간격으로 이동시켜, IC칩(1)의 범프전극(b)을 측정용 기판(2)의 접촉전극에 위치맞춤한다(스텝 102).
본 실시예에서는, 이방성도전막으로서, 두께방향으로 도전율이 높은 재료를 사용하고 있으므로, 범프전극(b)을 측정용 기판(2)의 접촉전극바로위에 배치함으로써 위치맞춤이 완료된다. 이 위치맞춤공정은, 예를들면 TV 카메라 혹은 컴퓨터와 함께 사용하는 화상처리에 의해 정확하게 판단할 수 있으며, 반도체분야에서 잘 알려진 기술을 적용할 수 있다. 이하, 측정용 기판(2)의 접촉부를 위치결정(위치맞춤)하는 방법에 대해서 구체적으로 설명한다. 예를들면, 측정용 기판(2)의 평면상에 서로 수직으로 교차하도록 X축 및 Y축을 설정하고, 이들 X축과 Y축의 양쪽에 대해 수직으로 교차하도록 Z축을 설정하고, 측정용 기판(2)의 접촉부를 중심좌표를(X0,Y0,Z0)라 하고, 또한, 도전막(4)의 두께를 (t)라고 가정한다. IC칩(1)을 유지하는 콜릿(3)은, 적어도 두께(t)를 초과하는 바닥부(범프전극)와 측정용 기판(2) 사이의 간극을 유지하는 위치(X,Y,Z〉Z0+t)로 이동된다. IC칩(1)상의 소정의 범프전극이 좌표위치(X0,Y0,Z0)에 도달하거나, 측정용 기판(2)의 접촉위치를 바로 벗어나 위치되면, 콜릿(3)은 이동을 중지한다.
다음에, IC칩(1)과 측정용 기판(2) 사이에 이방성도전막(4)을 삽입한다. 이 경우, IC칩(1)의 바닥부는 도전막(4)의 삽입을 허용하는 거리분만큼 측정용 기판(2)의 접촉부로부터 충분히 떨어져 있으므로, 도전막(4)을 간단히 IC칩(1)과 접촉부 사이에 삽입할 수 있다. 콜릿(3)을 하강시키거나 측정용 기판(2)을 상승시킴으로써, IC칩(1)의 범프전극(b)와 측정용 기판(2)의 접촉부를, 이방성도전막(4)을 개재해서 전기적으로 접속시킨다(스텝 103,제 2 도 참조). 도전막(4)은 두께 방향으로 도전율이 높다. 이때, 접촉위치와 범프전극간의 방향이 위치맞춤방향으로부터 약간 이동되면, 그들 사이의 도전율은 극도로 감소된다. 이 때문에, IC칩(1)과 접촉부 사이의 통전이나 IC칩(1)의 정상동작을 검출함으로써 위치이동을 확인할 수 있다. 정확한 위치맞춤을 성취하지 못한 경우에는, 콜릿(3)을 상승하거나 측정용 기판(2)을 하강한 후 다시 위치맞춤을 수행한다.
IC칩(1)의 접촉부주위에 저항이 균일한 저항기를 배치하고, 그의 일단부를 접촉부에 접속하면, 중심으로서 접촉부로부터 방사상으로 이동된 위치값을 측정할 수 있다. 또한, 위치에 의존하는 특정저항치를 표시하는 저항분포를 지닌 저항기를 접촉부주위에 배치하면, 위치이동과 방향을 정확하게 검출할 수 있다. 예를들면 장방형의 저항재료를 접촉부의 중앙으로부터 나선형으로 배치하면, 이 저항치로부터 저항배선재료의 양 즉 접촉부로부터의 방사상의 위치이동 및 각을 계산할 수 있다. 최후로, 측정용 기판의 전극(2a)에 탐침(5)을 접속해서 소정의 전류를 공급함으로써 IC칩(1)의 전기특성을 측정한다(스텝 104).
본 발명에 의하면, IC칩의 범프전극을 이방성도전막을 개재해서 측정용 기판(2)의 전극(2a)에 접속하므로써, IC칩의 범프전극을 손상함이 없이, IC칩이 실제로 기판상에 실장된 상황을 가정할 수 있으므로, IC칩을 충분히 측정,평가하는 것이 가능하다.
다음에, 제 4 도 및 제 5 도를 참조해서, 본 발명의 제 2 실시예에 의한 반도체소자의 측정장치를 설명한다.
이 장치는, 플립칩실장법으로 실장된 부품이외의 모든 전자부품을 실장한 패키지전의 기판구조체를 이용하고 있는 점에 상기 실시예와 다르다. 이 기판구조체(7)는 하부기판(7a)와 상부기판(7b)을 포함하고 있다.
하부기판(7a)은 알루미나재료(AL2O3)로 형성되고, 그 바닥면으로부터는 상부기판(7b)상에 형성된 전기회로에 접속된 복수의 리드핀(8)이 연장되어 있다. 또, 상부기판(76)은, 저유전율의 절연재료로 형성되고, 예를들면 열저항 3℃/W, 써멀바이어를 겸용한 3인치스퀘어크기의 폴리이미드다층 배선구조를 사용할 수 있다("구리폴리이미드 다층배선기판" HYBRIDS, Vol1.7,No.1,PP 10∼12 참조). 상부기판(7b)의 표면에는 전극이 노출되어 있고, 이들 전극과 접속하는 IC칩(1)(9)이 탑재되어 있다. IC칩(9)은 와이어본딩법에 의해 상부기판(7b)상에 실장되어 상부기판(7b)의 표면상에 형성된 전극에 접속되어 있다. 리드핀(8)은 측정용기판(2)에 형성된 소켑(2b)안으로 삽입되어, 필요한 전류를 공급하고 측정치를 출력한다. 이들 전류공급 및 측정치출력은, 측정용 기판(2)에 접속된 측정기기(10)에 의해 수행된다. 또, 콜릿(3)에는 복수의 IC칩을 동시에 유지하도록 복수의 흡착구(3a),(3b)가 형성되어 있으며, 이들 흡착구(3a),(3b)는 배리어(3c)에 의해서 서로 격리되어 있다(일본국 특개소 63-246840호 참조).
다음에, 제 3,4,5도를 참조해서, 상기 측정장치를 이용한 IC칩의 전기특성 측정방법을 설명한다.
먼저, 범프전극(b)이 측정용 기판(2)의 배선부와 대면한 상태에서 2개의 반도체소자 즉 IC칩(1)을 콜릿(3)의 흡착구(3a),(3b)에 의해서 유지된다(스텝 101). 다음에 콜릿(3)을 기판구조체(7)에 대해서, 적어도 이방성도전막(4)의 막두께에 대응하는 간격만큼 떨어진 상태로 이동시킨 후, IC칩(1)의 범프전극(b)을 상부기판(7b)의 접촉전극에 위치맞춤시킨다(스텝 102). 다음에, IC칩(1)과 상부기판(7b) 사이에 이방성도전막(4)을 삽입한 후, IC칩(1)을 유지하는 콜릿(3)을 하강시킴으로써, 이방성도전막(4)을 개재해서 IC칩(1)의 범프전극(b)과 상부기판(7b)의 접촉부를 전기적으로 접속시킨다(스텝 103). 최후로, 기판구조체(7)에 소정의 전류를 공급함으로써 IC칩(1)의 전기특성을 측정한다(스텝 104).
본 실시예에 의하면, 멀티칩모듈이 실장이 완료된 것과 같은 상태를 제공할 수 있기 때문에, 멀티칩모듈 및 그 속에 내포된 IC칩의 특성을 충분히 평가하는 것이 가능하다.
다음에, 제 6 도(a) 및 제 6 도(b)를 참조해서, 본 발명에 의한 반도체디바이스의 제조방법 및 제조장치를 설명한다.
이 제조장치는, 범프를 지닌 반도체소자(1)가 실장되는 기판(11)을 유지하는 기판유지기구(A), 콜릿(3)을 수평방향으로 이동시키는 콜릿이동기구(B) 및 이방성도전막(4)을 운송하는 막운송기구(C)로 구성되어 있다.
이 경우, 기판유지기구(A)는, 범프를 지닌 반도체소자(1)가 장착되는 기판(11), 기판(11)을 유지하는 유지부재(12) 및 유지부재(12)을 승강하는 승강장치(13)로 구성된다. 상기 승강장치(13)은 압축공기를 공급하는 압축기(14)와 접속되고, 압축공기에 의해 유지부재(12)를 구동하는 구조를 지닌다. 또, 콜릿이동기구(B)는 X방향으로 뻗어있는 제 1 안내수단(21), 제 1 안내수단(21)을 따라 자유롭게 이동하는 제 1 이동부재(22), Y방향으로 뻗어있는 제 2 안내부재(23), 제 2 안내부재(23)를 따라 자유롭게 이동하는 제 2 이동부재(24) 및 제 1 이동부재(22)에 접속되어 제 1 이동부재(22)의 이차원적인 이동을 가능하게 하는 구동수단(25)으로 구성된다. 이 구동수단(25)은 회전부(2C),(25d) 뿐만 아니라 두개의 아암(25a),(25b)으로 구성되어 있다. 회전부(25C)는 아암(25b)에 대해서 아암(25a)의 회전각을 자유롭게 설정하도록 2개의 아암(25a),(25b) 사이에 배치되어 있다. 회전부(25d)는 아암(25b)의 회전각을 자유롭게 설정하도록 아암(25b)의 장착부에 배치되어 있다. 따라서, 회전부(25C),(25d)를 제어함으로써 제 1 이동부재(22)를 주어진 위치로 이동시킬 수 있다.
막운송기구(C)는 이방성도전막(4)을 흡착하는 흡착부(31), 아암부(32) 및 운송부(33)로 구성되어, Y방향으로 안내홈(34)을 따라 이동할 수 있다. 운송부(33)는 이동부재(33b), 제 1 아암부(33b), 제 2 아암부(33C) 및 구동부(33b)를 포함하고 있다. 흡착부(31)는 구동부(33d)의 회전에 의해 기판(11)에 접근한다.
다음에, 상기 제조장치를 이용한 반도체디바이스의 제조방법에 대해서 설명한다.
먼저, 유지부재(12)상에 기판(11)을 고정한다. 이 경우, 기판(11)의 전극에는 탐침(5)이 접속된다. 다음에 콜릿이동기구(B)를 구동시킴으로써 콜릿(3)을 중앙부로부터 멀리 유지하고, 차례로 막운송기구(C)를, 중앙부를 향하여 이동시킨다. 그후, 막운송기구(C)를 구동시킴으로써 기판(11)상에 이방성도전막(4)을 장착한다. 기판(11)의 위치는 미리 공정되어 있으므로, 막운송기구(C)는 종료부에서 제 2 아암부(33C)를 회동시킴으로써 기판(11)에 자동적으로 운송될 수 있다. 그후, 막운송기구(C) 및 콜릿(3)을 그들의 원래 위치로 각각 복원하고(제 6 도(a) 참조), 그후, IC칩(1)을 흡착하고 있는 콜릿(3)을 기판(11)바로 위로 이동시킨다(제 6 도(b) 참조). 최후로, 승강장치(13)을 구동시켜 유지부재(12)를 상승시킨 후, IC칩(1)에 이방성도전막(4)을 접촉시킨다. 이와같은 IC칩(1)의 위치맞춤완료에 의해, 탐침(5)을 통해서 IC칩(1)에 통전함으로써 IC칩이 그의 소정동작을 수행할 수 있는지의 여부를 판정할 수 있다.
IC칩(1)을 정확히 위치맞춤한 후, 기판(11), 이방성도전막(4) 및 IC칩(1)을 고정함으로써 반도체디바이스가 완성된다. 위치맞춤이 충분하지 않을 경우에는 콜릿(3)을 다시 상승시켜 위치맞춤공정을 다시 수행한다. IC칩(1)의 뒤면상에 형성된 범프전극은 기판(11)상에 형성된 전극에 직접 접촉하지 않으므로, 범프가 우연히 손상되는 일은 없다.
또한, 본 발명은 상기 실시예로 한정되는 것은 아니다. 예를 들면, 반도체소자가 GaAs IC와 같이 고속동작하는 경우에는 마이크로파탐침기를 사용해도 된다. 또, 유지수단으로서는 피라미드형 콜릿대신에 평탄형 콜릿을 사용해도 된다.
본 발명은 이상 설명한 바와같이 구성되어 있으므로, 멀티칩모듈 및 싱글칩모듈에 실장되는 반도체의 측정 및 평가에 적용할 수 있어 충분한 반도체칩의 측정 및 평가가 가능하다.
또, 정상 전기특성을 지닌 반도체칩만이 실장되고 있으므로, 플립칩법으로 실장된 반도체소자의 수선회수를 감소할 수 있다. 그 결과, 염가화 및 고수율화가 실현될 수 있다.
이상 설명한 본 발명으로부터, 본 발명을 각종 방식으로 변경할 수 있음은 명백하다. 이러한 변형은 본 발명의 범위와 정신으로부터 벗어나는 것으로 간주되지 않으며, 당업자에게 명백한 바와같은 그러한 모든 변형을, 이하의 특허청구의 범위내에 포함시키고자 한다.

Claims (20)

  1. 배선부가 형성된 기판상에 회로면을 대향시켜 실장되는 펌프가 부착된 반도체소자의 전기특성을 측정하는 방법에 있어서, 상기 반도체소자의 전기특성을 측정하기 위한 측정용 기판 및 이방성 도전부재를 준비하는 제 1 공정과, 상기 측정용 기판에 회로면을 대향시킨 상태에서 상기 측정용 기판으로부터 이간시켜 상기 반도체기판을 유지하는 제 2 공정과, 상기 반도체소자의 상기 펌프가 접속되는 상기 측정용 기판의 접촉위치에 대해서 상기 반도체기판의 범프를 위치결정하는 제 3 공정과, 상기 범프와 접촉위치 사이에 상기 이방성도전부재를 삽입한 후, 상기 이방성도전부재를 개재하여 상기 반도체소자의 범프를 상기 측정용 기판의 상기 접촉위치에 접속하는 제 4 공정과, 상기 측정용 기판에 통전해서 상기 반도체소자의 전기특성을 측정하는 제 5 공정으로 구성된 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정방법.
  2. 제 1 항에 있어서, 상기 제 2 공정에서, 상기 반도체소자는 상기 이방성도전부재의 두께 이상의 거리만큼 이간되어 유지되는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정방법.
  3. 제 1 항에 있어서, 상기 2공정에서, 상기 반도체소자는 진공범프에 접속된 콜릿에 의해서 유지되는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정방법.
  4. 배선부가 형성된 기판상에 회로면을 대향시켜 실장되는 범프가 부착된 반도체소자의 전기특성을 측정하는 장치에 있어서, 상기 반도체소자의 전기특성을 측정하기 위하여 상기 범프에 대응한 위치에 접속위치를 지닌 측정용 기판과, 상기 측정용 기판에 회로면을 대향시킨 상태에서 상기 반도체소자를 유지하는 유지수단과, 상기 접촉위치에 대해서 범프를 위치결정하는 위치결정수단과, 상기 반도체소자와 상기 측정용 기판 사이에 삽입된 이방성도전부재와, 상기 측정용 기판에 통전해서 상기 반도체소자의 전기특성을 측정하는 측정수단을 구비한 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  5. 제 4 항에 있어서, 상기 이방성도전부재는 상기 반도체소자의 상기 범프를 손상하지 않는 정도의 가요성을 지니는 판형상의 도전막을 포함하는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  6. 제 5 항에 있어서, 상기 도전막은 두께방향으로 도전율이 높으나 그 이외의 방향으로는 도전율이 낮은 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  7. 제 6 항에 있어서, 상기 도전막은 상기 반도체소자의 상기 범프 모두를 덮는 면적을 지니는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  8. 제 4 항에 있어서, 상기 유지수단은 범프가 외부로 향하도록 상기 반도체소자를 유지하기 위하여 진공범프에 접속된 콜릿을 포함하여, 상기 콜릿은 상기 반도체소자의 모양과 일치하는 흡착구를 지니는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  9. 배선부가 형성된 기판상에 회로면을 대향시켜 실장되는 범프가 부착된 반도체소자의 전기특성을 측정하는 방법에 있어서, 상기 반도체소자의 전기특성을 측정하기 위한 측정용 기판, 상기 측정용 기판에 접속되어 상기 반도체소자가 실장되지 않은 패키지전의 패키지용 기판 및 이방성도전부재를 준비하는 제 1 공정과, 상기 패키지용 기판에 회로면을 대향시킨 상태에서 상기 반도체소자를 상기 패키지용 기판으로부터 소정거리만큼 이간시켜 유지하는 제 2 공정과, 상기 반도체소자의 범프가 접속되는 패키지용 기판의 접촉위치에 대해서 범프를 위치결정하는 제 3 공정과, 상기 범프와 접촉위치 사이에 상기 이방성도전부재를 삽입한 후, 상기 이방성도전부재를 개재해서 상기 반도체소자의 상기 범프를 상기 패키지용 기판의 접촉위치에 접속하는 제 4 공정과, 상기 측정용 기판에 통전해서 상기 반도체소자의 전기특성을 측정하는 제 5 공정으로 구성된 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정방법.
  10. 제 9 항에 있어서, 상기 제 2 공정에서, 상기 반도체소자는 상기 이방성도전부재와 두께 이상의 거리만큼 이간되어 유지되는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정방법.
  11. 제 9 항에 있어서, 상기 제 2 공정에서, 상기 반도체소자는 진공펌프에 접속된 콜릿에 의해서 유지되는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정방법.
  12. 배선부가 형성된 기판상에 회로면을 대향시켜 실장되는 범프가 부착된 반도체소자의 전기특성을 측정하는 장치에 있어서, 상기 반도체소자의 전기특성을 측정하기 위한 측정용 기판과, 상기 범프에 대응한 위치에 접촉위치를 가지며 상기 측정용 기판에 접속되는, 상기 반도체소자가 실장되지 않은 패키지전의 패키지용 기판에 대해서, 회로면을 대향시킨 상태에서 상기 반도체소자를 유지하는 유지수단과, 상기 접촉위치에 대해서 상기 범프를 위치결정하는 위치결정수단과, 상기 반도체소자와 상기 패키지용 기판 사이에 삽입된 이방성도전부재와, 상기 측정용 기판에 통전해서 상기 반도체소자의 전기특성을 측정하는 측정수단을 구비한 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  13. 제 12 항에 있어서, 상기 이방성도전부재는 상기 반도체소자의 상기 범프를 손상하지 않는 정도의 가요성을 지니는 판형상의 도전막을 포함하는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  14. 제 13 항에 있어서, 상기 도전막은 두께방향으로 도전율이 높으나 그 이외의 방향으로는 도전율이 낮은 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  15. 제 14 항에 있어서, 상기 도전막은 적어도 상기 반도체소자의 상기 범프 모두를 덮는 면적을 지니는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  16. 제 12 항에 있어서, 상기 유지수단은 범프가 외부로 향하도록 상기 반도체소자를 유지하기 위하여 진공펌프에 접속된 콜릿을 포함하여, 상기 콜릿은 상기 반도체소자의 모양과 일치하는 흡착구를 지니는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  17. 제 16 항에 있어서, 상기 콜릿은 복수개의 상기 흡착구를 지니는 것을 특징으로 하는 범프가 부착된 반도체소자의 전기특성 측정장치.
  18. 배선부가 형성된 기판상에 회로면을 대향시켜 실장되는 범프가 부착된 반도체소자를 제조하는 장치에 있어서, 회로면이 위쪽으로 향하여 배치된 상태에서 상기 기판을 유지하는 제 1 유지수단과, 상기 제 1 유지수단을 수직이동시키는 제 1 이동수단과, 회로면이 외부로 향한 상태에서 상기 반도체소자를 상기 기판으로부터 일정거리만큼 이간시켜 유지하는 제 2 유지수단과, 상기 기판에 대해서 상기 제 2 유지수단을 평행이동시키는 제 2 이동수단과, 상기 기판과 상기 반도체소자 사이에 이방성도전부재를 삽입하는 삽입수단과, 상기 제 1 유지수단상에 유지된 상기 기판에 접속되는 탐침과, 상기 탐침에 접속된 측정수단으로 구성된 것을 특징으로 하는 범프가 부착된 반도체소자의 제조장치.
  19. 제 18 항에 있어서, 상기 이방성도전부재는 상기 반도체소자의 상기 범프를 손상하지 않는 정도의 가요성을 지니는 판형상의 도전막을 포함하며, 상기 도전막은 두께방향으로 도전율이 높으나 그 이외의 방향으로는 도전율이 낮은 것을 특징으로 하는 범프가 부착된 반도체소자의 제조장치.
  20. 배선부가 형성된 기판상에 회로면을 대향시켜 이방성도전부재를 이용하여 실장되는 반도체소자를 지닌 반도체디바이스를 제조하는 방법에 있어서, 상기 반도체소자의 회로면을 상기 기판에 대향시킨 상태에서 상기 기판으로부터 일정거리만큼 이간시켜 상기 기판상에 상기 반도체소자를 유지하는 제 1 공정과, 상기 반도체소자의 범프가 접속되는 측정용 기판의 접촉위치에 대해서 상기 반도체소자의 범프를 위치결정하는 제 2 공정과, 상기 범프와 상기 접촉위치사이에 상기 이방성도전부재를 삽입하고, 상기 이방성도전부재를 개재해서 상기 반도체소자의 범프를 상기 측정용 기판의 상기 접촉위치에 접속하는 제 3 공정과, 상기 측정용 기판에 통전해서 상기 반도체소자의 전기특성을 측정한 후 상기 기판상에 상기 위치결정된 반도체소자를 고정하는 제 4 공정으로 구성된 것을 특징으로 하는 반도체디바이스의 제조방법.
KR1019920012352A 1991-07-12 1992-07-11 범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치 KR960003986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3172740A JPH0521544A (ja) 1991-07-12 1991-07-12 バンプ付き半導体素子の測定方法および測定装置
JP91-172740 1991-07-12

Publications (2)

Publication Number Publication Date
KR930002831A KR930002831A (ko) 1993-02-23
KR960003986B1 true KR960003986B1 (ko) 1996-03-25

Family

ID=15947440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012352A KR960003986B1 (ko) 1991-07-12 1992-07-11 범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치

Country Status (5)

Country Link
EP (1) EP0522572A1 (ko)
JP (1) JPH0521544A (ko)
KR (1) KR960003986B1 (ko)
AU (1) AU658196B2 (ko)
CA (1) CA2073119A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457399A (en) * 1992-12-14 1995-10-10 Hughes Aircraft Company Microwave monolithic integrated circuit fabrication, test method and test probes
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
JPH08148533A (ja) * 1994-11-15 1996-06-07 Nec Corp 半導体ウェハの試験装置及び試験方法
JP2830757B2 (ja) * 1994-12-01 1998-12-02 日本電気株式会社 シリコン・テスタの測定治具
KR100932520B1 (ko) * 2002-10-31 2009-12-17 박래옥 항암제 조성물
KR100643927B1 (ko) * 2005-09-28 2006-11-10 삼성전기주식회사 플립 칩 접촉 모니터링이 가능한 플립 칩 패키지
CN113625155A (zh) * 2021-08-11 2021-11-09 湖南省计量检测研究院 一种基于大数据的多功能通讯芯片检测系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165643A (en) * 1979-06-12 1980-12-24 Fujitsu Ltd Device for bonding pellet
JPS59148345A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Ind Co Ltd Ｌｓｉチツプ測定用プロ−バ−
JPS59214235A (ja) * 1983-05-20 1984-12-04 Ibiden Co Ltd 半導体ウエハ−の検査方法及びその装置
US4729166A (en) * 1985-07-22 1988-03-08 Digital Equipment Corporation Method of fabricating electrical connector for surface mounting

Also Published As

Publication number Publication date
CA2073119A1 (en) 1993-01-13
AU1932892A (en) 1993-01-14
KR930002831A (ko) 1993-02-23
JPH0521544A (ja) 1993-01-29
EP0522572A1 (en) 1993-01-13
AU658196B2 (en) 1995-04-06

Similar Documents

Publication Publication Date Title
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
US6064217A (en) Fine pitch contact device employing a compliant conductive polymer bump
US6861858B2 (en) Vertical probe card and method for using the same
KR100309889B1 (ko) 프로우브장치
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
US20060202359A1 (en) Apparatus and method for predetermined component placement to a target platform
US5721496A (en) Method and apparatus for leak checking unpackaged semiconductor dice
TWI821332B (zh) 檢查工具及檢查裝置
KR101191594B1 (ko) 검사용 유지 부재 및 검사용 유지 부재의 제조 방법
US20080164893A1 (en) Probe card for testing wafer
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
KR19980032057A (ko) 프로브 카드 및 그것을 이용한 시험장치
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
US5619145A (en) Probe apparatus and method for inspecting object using the probe apparatus
US6177722B1 (en) Leadless array package
KR960003986B1 (ko) 범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치
JPH0794561A (ja) プローブ装置
JP3400340B2 (ja) フリップチップボンディング方法及び装置
KR100439309B1 (ko) 와이어 본딩된 칩 테스트 장치 및 방법
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JPH09133710A (ja) 半導体装置検査用治具
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
JPH0758168A (ja) プローブ装置
US20020075023A1 (en) Method for electrically testing a wafer interposer

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee