KR960003406B1 - 전원 공급회로 - Google Patents

전원 공급회로

Info

Publication number
KR960003406B1
KR960003406B1 KR1019930001126A KR930001126A KR960003406B1 KR 960003406 B1 KR960003406 B1 KR 960003406B1 KR 1019930001126 A KR1019930001126 A KR 1019930001126A KR 930001126 A KR930001126 A KR 930001126A KR 960003406 B1 KR960003406 B1 KR 960003406B1
Authority
KR
South Korea
Prior art keywords
terminal
voltage
power supply
power
output
Prior art date
Application number
KR1019930001126A
Other languages
English (en)
Other versions
KR940019043A (ko
Inventor
이태일
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930001126A priority Critical patent/KR960003406B1/ko
Publication of KR940019043A publication Critical patent/KR940019043A/ko
Application granted granted Critical
Publication of KR960003406B1 publication Critical patent/KR960003406B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

내용 없음.

Description

전원 공급회로
제1도는 종래의 전원공급회로도.
제2도는 본 발명에 따른 전원공급회로도.
* 도면의 주요부분에 대한 부호의 설명
Tr11-Tr12 : 트랜지스터 D11-D13 : 다이오드
D14-D15 : 제너다이오드 R11-R12 : 저항
T11-T13 : 입력단자 T14-T16 : 출력단자
본 발명은 전원 공급회로에 관한 것으로, 특히 복수의 전원에 의해 동작하는 장치에 대하여 상기 복수의 전원을 미리 설정된 순서에 의해 서로 다른 시점에 인가하거나 차단하는 회로에 관한 것이다.
일반적으로는 GaAs 전계효과 트랜지스터(Field Effect Transister : 이하 FET라 함)와 같은 FET는 복수의 전원에 의해 동작한다. 이때 FET의 드레인 전극에 바이어스 전압을 공급하기 위한 제1전압원과 게이트 전극에 바이어스 전압을 공급하기 위한 제2전압원은 미리 설정된 순서로 인가되거나 차단되어야만 한다. 즉, 전원이 차단되어 있는 상태에서는 먼저 제2전압원이 인가된 다음에 제1전압원이 인가되어야 하고, 전원이 공급되고 있는 상태에서는 먼저 제1전압원이 차단되게 한 다음에 제2전압원이 차단되게 하여야만 한다. 상기와 같은 순서에 의해 제1, 제2전압원을 인가하거나 차단하지 않으면 FET는 파손된다. 이는 FET의 구조 특성에 기인한다. 이에따라 GaAs FET와 같은 FET를 사용하는 증폭기등에서는 FET의 파손을 방지하기 위하여 상기와 같은 순서로 전원을 공급 또는 차단하는 동작을 정밀하게 수행하는 전원공급회로를 사용하여야 한다.
상기한 바와 같은 기술로서 미합중국 특허번호 제4,459,538호 (1984년 7월 10일자로 공고됨)가 있다. 제1도는 상기 제4,459,538에서 하나의 실시예를 나타낸 도면인 FIG.3.를 보인 것이다. 상기 제1도는 상기 제4,459,538호에 상세히 설명되어 있으므로 여기서는 본 발명을 이해하는데 유용한 개략적인 동작만을 설명한다.
상기 제1도에서 T1, T2, T3는 입력단자로서, T1은 양(plus) 입력단자이고 T2는 음(minus) 입력단자이며 T3는 접지(기준전위)단자이다. T4, T2, T6는 출력단자로서, T4는 양출력단자이고 T5는 음출력단자이며 T6는 접지(기준전위)단자이다. 상기 양출력단자(T4)는 FET(도시하지 않았음)의 드레인 전극에 연결되고 음출력단자(T5)는 상기 FET의 게이트 전극에 인가된다.
우선 제1전압원(도시하지 않았음)으로 부터 양전압(+Vin)만이 양입력단자 (T1)에 인가되고 있는 동안에는 제2트렌지스터(Tr2)가 “온” 상태가 되므로 제1트렌지스터(Tr1)는 “오프” 상태를 유지한다.
상기와 같은 상태에서 제2전압원(도시하지 않았음)으로 부터 음전압(-Vin)이 음입력단자(T2)에 인가되면, 다이오드(D2)를 통해 시간 지연없이 음출력단자(T5)에 음전압(-Vout)으로 나타난다. 이때 제2트렌지스터(Tr2)는 음전압(-Vin)에 의해 “오프” 상태가 되고, 그에따라 제1트렌지스터(Tr1)가 “온” 상태로 됨으로써 양입력단자(T1)에 인가되는 양전압(+Vin)이 양출력단자(T4)에 양전압(+Vout)으로서 나타난다. 이때 양전압(+Vout)이 나타나는 시점은 제1, 제2트렌지스터(Tr1, Tr2)의 부유용량(stray capacitance)과 바이어스 저항들의 저항성분에 의해 결정되는 시간지연을 가진다. 이에따라 먼저 음전압(-Vout)이 FET의 게이트 전극에 인가된 다음에 양전압(+Vout)이 드레인 전극에 인가되는 것이다. 이때 제2트렌지스터(Tr3), 제너다이오드(D4), 저항(R8-R10)으로 구성되는 전압 안정화회로(VR)은 양전압(+Vout)이 FET에 안정되게 공급되도록 한다.
다음에 상기와 같이 전원이 FET에 공급되고 있는 상태에서 음입력단자(T2)에 인가되고 있는 음전압(-Vin)이 차단되면, 제2트렌지스터(Tr2)가 “온” 상태가 됨에 따라 제1트렌지스터(Tr1)가 “오프” 상태로 됨으로써 양출력단자(T4)에서 출력되고 있던 양전압(+Vout)이 차단된다. 이때 양전압(+Vout)의 차단 시점은 상기한 바와 마찬가지로 제1, 제2트렌지스터(Tr1, Tr2)의 부유용량과 바이어스 저항들의 저항성분에 의해 결정되는 시간지연을 가진다. 그러나 양출력단자(T4)에 연결되어 있는 FET의 드레인의 임피던스는 음출력단자(T5)에 연결되어 있는 FET의 게이트의 임피던스에 비해 아주 작다. 이에따라 양전압(+Vout)의 차단 시간지연은 음전압(-Vout)의 차단 시간지연에 비해 아주 짧게 된다. 그러므로 양전압(+Vout)이 먼저 차단된 다음에 게이트의 임피던스와 캐패시터(C1)의 용량에 의해 결정되는 시간지연을 가지고 음전압(-Vout)이 차단되는 것이다.
한편, 상기 제4, 459, 538호는 음전압(-Vin)이 인가되지 않는 상태에서 제2트렌지스터(Tr2)를 항상 “온” 상태로 유지시키기 위하여 제너다이오드(D1), 저항(R1-R4), 다이오드(D3)등으로 이루어지는 경로를 형성하여야 함으로써 회로의 구성이 복잡해지는 문제점이 있었다. 또한 양전압(+Vout)의 안정된 공급을 위하여 전압 안정화회로(VR)를 다수의 소자로 복잡하게 구성해야 하는 단점이 있었다.
따라서 본 발명의 다른 목적은 상기한 종래의 문제점을 해결할 수 있는 전원 공급회로를 제공함에 있다.
본 발명의 다른 목적은 간단한 구성의 회로로서 복수의 전원을 미리 설정된 순서에 의해 서로 다른 시점에 인가하거나 차단할 수 있는 전원 공급회로를 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 일실시예의 전원 공급회로도이다. 상기 제2도에서 T11, T12, T13는 입력단자로서, T11은 양입력단자인 제1전원단자이고 T12는 음입력단자인 제2전원단자이며 T3는 접지(기준전위)단자이다. T14, T15, T16는 출력단자로서, T14는 양출력단자인 제1출력단자이고 T15는 음출력단자인 제2출력단자이며 T16는 접지(기준전위)단자이다. 상기 양출력단자(T14)는 FET(도시하지 않았음)의 드레인 전극에 연결되고 상기 음출력단자(T15)는 상기 FET의 게이트 전극에 인가된다. 상기 양입력단자(T11)에는 제1다이오드(D11)의 애노드가 접속되고 음입력단자(T12)에는 제2다이오드(D12)의 캐소드가 접속되어 역전압을 방지한다. 상기 제1다이오드(D11)의 캐소드에는 스위칭수단인 제1트렌지스터(Tr11)를 통해 양출력단자(T14)가 접속되고, 상기 제2다이오드(D12)의 에노드에는 음출력단자(T15)가 접속된다. 상기 제1트렌지스터(Tr11)는 에미터단자가 제1다이오드(D11)의 캐소드에 접속되고 콜렉터단자가 양출력단자(T14)에 접속된다. 상기 제1다이오드(D11)의 캐소드와 제1트랜지스터 (Tr11)의 제어단자인 베이스단자 간에 제3다이오드(D13) 및 저항(R11)이 접속된다. 또한 상기 제1트랜지스터(Tr11)의 베이스단자에는 스위칭수단인 제2트랜지스터 (Tr12)의 클렉터단자가 접속된다. 상기 제2트랜지스터(Tr12)의 제어단자인 베이스단자는 접지단자(T13, T16)에 접속되고 에미터단자는 저항(R12)를 통해 음출력단자(T15)에 접속된다. 상기 양출력단자 (T14)와 기준단자(T13, T16) 간에 접속된 제1제너다이오드(D14)는 상기 양전압의 출력 레벨을 일정하게 제한하고, 상기 음출력단자(T15)와 기준단자(T13, T16)간에 접속된 제2제너다이오드(D15)는 상기 음전압의 출력 레벨을 일정하게 제한한다. 캐패시터(C11, C12)는 노이즈제거용으로 사용한 것이다.
이하 본 발명에 따른 제2도의 동작예를 상세히 설명한다.
우선 제1전압원(도시하지 않았음)으로 부터 양전압(+Vin)만이 양입력단자(T11)에 인가되고 있는 동안에는 상기 양전압(+Vin)이 제1, 제3다이오드(D11, D13)와 저항(R11)을 거쳐 제1트랜지스터(Tr11)의 베이스단자에 인가되나 제2트랜지스터(Tr12)가 “오프” 상태이므로 제1트랜지스터(Tr1)는 “오프” 상태를 유지한다.
상기와 같은 상태에서 제2전압원(도시하지 않았음)으로 부터 음전압(-Vin)이 음입력단자(T12)에 인가되며, 다이오드(D12)를 통해 시간지연없이 음출력단자(T15)에 음전압(-Vout)으로 나타난다. 이때 제2트랜지스터(Tr12)는 음전압(-Vin)에 의해 “온” 상태가 되고, 그에따라 제1트랜지스터(Tr1)가 “온” 상태로 됨으로써 양입력단자(Tr11)에 인가되는 양전압(+Vin)이 양출력단자(T14)에 양전압(+Vout)으로서 나타난다. 이때 양전압(+Vout)이 나타나는 시점은, 제1, 제2트랜지스터 (Tr11, Tr12)의 부유용량과 바이어스 저항들의 저항성분에 의해 결정되는 시간지연을 가진다. 이에따라 먼저 음전압(-Vout)이 FET의 게이트 전극에 인가된 다음에 양전압(+Vout)이 드레인 전극에 인가되는 것이다. 이때 제1, 제2 제너다이오드(D14, D15)는 양전압(+Vout)과 음전압(-Vout)이 FET에 안정되게 공급되도록 한다.
다음에 상기와 같은 전원이 FET에 공급되고 있는 상태에서 음입력단자(T12)에 인가되고 있는 음전압(-Vin)이 차단되면, 제2트랜지스터(Tr12)가 “오프” 상태가 됨에따라 제1트랜지스터(Tr11)가 “오프” 상태로 됨으로써 양출력단자(T14)에서 출력되고 있던 양전압(+Vout)이 차단된다. 이때 양전압(+Vout)의 차단 시점은 상기한 바와 마찬가지로 제1, 제2트랜지스터 (Tr11, Tr12)의 부유용량과 바이어스 저항들의 저항성분에 의해 결정되는 시간지연을 가진다. 그러나 양출력단자(T14)에 연결되어 FET의 드레인 임피던스는 음출력단자(Tr15)에 연결되어 있는 FET의 게이트 임피던스에 비해 아주 작다. 이에따라 양전압(+Vout)의 차단 시간지연은 음전압(-Vout)의 차단 시간지연에 비해 아주 짧게 된다. 그러므로 양전압(+Vout)이 먼저 차단된 다음에 게이트의 임피던스에 의해 결정되는 시간지연을 가지고 음전압(-Vout)이 차단되는 것이다.
여기서 제3다이오드(D13)는 제1, 제2다이오드(D11, D12)를 사용치 않을때 역전압에 의한 오동작을 방지하기 위한 것으로, 제1, 제2다이오드(D11, D12)를 사용할 경우에는 생략하여도 무방하다.
상술한 바와 같이 본 발명은 간단한 구성의 회로로서 복수의 전원을 미리 설정된 순서에 의해 서로 다른 시점에 인가되거나 차단함으로써 설계 및 제작을 용이하게 할 수 있는 잇점이 있다.

Claims (5)

  1. 전원공급회로에 있어서, 양전압의 제1전압원과 음전압의 제2전압원에 각각 연결되는 제1, 제2전원단자와, 기준전압에 연결되는 기준단자와, 상기 제1, 제2전원단자에 서로 다른 방향으로 각각 접속되어 역전압을 방지하는 제1, 제2일방향소자와, 상기 제1, 제2일방향소자에 각각 대응 접속되는 제1, 제2출력단자와, 상기 제1일방향소자를 통해 상기 제1전원단자에 접속되는 제1제어단자를 가지며 상기 제1전원단자의 양전압 레벨을 상기 제1출력단자에 스위칭하기 위한 제1스위칭수단과, 상기 기준단자에 접속되는 제2제어단자를 가지며 상기 제1제어단자와 상기 제2일방향소자를 통한 상기 제2전원단자 간에 접속되어 상기 제2전압원의 상태에 대응하여 제1스위칭수단을 스위칭시키는 제2스위칭수단과, 상기 제1일방향소자와 제1제어단자 간에 접속되는 제1저항소자와, 상기 제2스위칭수단과 제2일방향소자 간에 접속되는 제2저항소자로 구성되는 것을 특징으로 하는 전원 공급회로.
  2. 제1항에 있어서, 상기 제1, 제2스위칭수단이 각각 트랜지스터로 구성하는 것을 특징으로 하는 전원 공급회로.
  3. 제1항에 있어서, 상기 제1출력단자와 기준단자 간에 접속되어 상기 양전압의 출력 레벨을 일정하게 제한하는 제1레벨제한소자와, 상기 제2출력단자와 기준단자 간에 접속되어 상기 음전압의 출력 레벨을 일정하게 제한하는 제1레벨제한소자를 더 구비하는 것을 특징으로 하는 전원 공급회로.
  4. 전원공급회로에 있어서, 양전압의 제1전압원과 음전압의 제2전압원에 각각 연결되는 제1, 제2전원단자와, 기준전압에 연결되는 기준단자와, 상기 제1, 제2전원단자 각각 대응 접속되는 제1, 제2출력단자와, 상기 제1전원단자에 접속되는 제1제어단자를 가지며 상기 제1전원단자의 양전압 레벨을 상기 제1출력단자에 스위칭하기 위한 제1스위칭수단과, 상기 기준단자에 접속되는 제2제어단자를 가지며 상기 제1제어단자와 상기 제2전원단자간에 접속되어 상기 제2전압원의 상태에 대응하여 제1스위칭수단을 스위칭시키는 제2스위칭수단과, 상기 제1전원단자와 제1제어단자 간에 접속되는 다이오드 및 제1저항소자와, 상기 제2스위칭 수단과 상기 제2전원단자 간에 접속되는 제2저항소자와, 상기 제1출력단자와 기준단자 간에 접속되어 상기 양전압의 출력 레벨을 일정하게 제한하는 제1제너다이오드와, 상기 제2출력단자와 기준단자 간에 접속되어 상기 음전압의 출력 레벨을 일정하게 제한하는 제2제너다이오드로 구성하는 것을 특징으로 하는 전원 공급회로.
  5. 제4항에 있어서, 상기 제1, 제2스위칭수단이 각각 트랜지스터로 구성하는 것을 특징으로 하는 전원 공급회로.
KR1019930001126A 1993-01-29 1993-01-29 전원 공급회로 KR960003406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930001126A KR960003406B1 (ko) 1993-01-29 1993-01-29 전원 공급회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001126A KR960003406B1 (ko) 1993-01-29 1993-01-29 전원 공급회로

Publications (2)

Publication Number Publication Date
KR940019043A KR940019043A (ko) 1994-08-19
KR960003406B1 true KR960003406B1 (ko) 1996-03-09

Family

ID=19350113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001126A KR960003406B1 (ko) 1993-01-29 1993-01-29 전원 공급회로

Country Status (1)

Country Link
KR (1) KR960003406B1 (ko)

Also Published As

Publication number Publication date
KR940019043A (ko) 1994-08-19

Similar Documents

Publication Publication Date Title
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
US4322634A (en) Device for protection in the case of d.c. supply-voltage drop
JP3001014B2 (ja) バイアス電圧発生回路
JPH0548054B2 (ko)
KR960003406B1 (ko) 전원 공급회로
US3895238A (en) Driver circuit for high speed gating of a field effect transistor
US4001723A (en) Oscillator circuits
US4053790A (en) Power line switch with time delay turn off
KR100287613B1 (ko) 전원제거시필요동작을유지시키는스위칭회로를구비한제어시스템
JPH0155778B2 (ko)
US3590281A (en) Electronic latching networks employing elements having positive temperature coefficients of resistance
US3978349A (en) Switching circuit
US3021436A (en) Transistor memory cell
JP3250169B2 (ja) バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ
US5173622A (en) Source coupled logic circuit with reduced power consumption
US3939433A (en) Feedback circuit
JP3019847B1 (ja) 電源回路
JP3194798B2 (ja) クランプ機能付きスイッチ回路
JP2877305B2 (ja) ダイオードスイッチ回路
KR930005979B1 (ko) 시프트 레지스터
JPS6122345Y2 (ko)
US4827156A (en) Non-overlapping switch drive in push-pull transistor circuit
KR900006306Y1 (ko) 이 음성씨스템의 음성 트랩 회로
KR810001365Y1 (ko) Fet 스위치 회로
US4099226A (en) Circuit arrangement for generating a continuously variable DC voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080211

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee