KR960002454Y1 - Image clamp circuit - Google Patents
Image clamp circuit Download PDFInfo
- Publication number
- KR960002454Y1 KR960002454Y1 KR92009426U KR920009426U KR960002454Y1 KR 960002454 Y1 KR960002454 Y1 KR 960002454Y1 KR 92009426 U KR92009426 U KR 92009426U KR 920009426 U KR920009426 U KR 920009426U KR 960002454 Y1 KR960002454 Y1 KR 960002454Y1
- Authority
- KR
- South Korea
- Prior art keywords
- clamp
- signal
- amplifier
- voltage
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 영상클램프회로도1 is a conventional video clamp circuit diagram
제2도는 제1도에 대한 각부 파형도2 is a waveform diagram of each part of FIG.
제3도는 본 고안의 영상클램프회로도3 is a video clamp circuit diagram of the present invention
제4도는 제3도에 대한 각부 파형도4 is a waveform diagram of each part with respect to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 영상증폭부 20 : 마이콤조정부10: video amplifier 20: microcomputer adjustment unit
30 ; 클램프신호입력부 40 : R클램프회로부30; Clamp signal input part 40: R clamp circuit part
41 : 클램프신호증폭부 42 : 클램프레벨설정부41: clamp signal amplifier 42: clamp level setting section
50 : G클램프회로부 60 : B클램프회로부50: G clamp circuit section 60: B clamp circuit section
70 : 브라운관70: CRT
본 고안은 모니터 또는 티브이의 영상회로에 관한 것으로, 특히 영상회로의 색상조정시 마이콤을 이용하여 색상을 자동으로 조정함으로써 사용이 편리하고, 온도에 따른 직류전압변화를 제거하여 색상변화가 없으며, 영상증폭시 전력소모를 줄이는데 적당하도록 한 영상클램프회로에 관한 것이다.The present invention relates to a video circuit of a monitor or TV, in particular, it is easy to use by automatically adjusting the color by using a microcomputer to adjust the color of the video circuit, there is no color change by removing the DC voltage change according to the temperature, The present invention relates to an image clamp circuit suitable for reducing power consumption during amplification.
종래의 영상클램프회로는 제1도에 도시된 바와 같이, 영상신호를 증폭시키는 영상증폭부(1)와, 그 영상증폭부(1)에서 증폭된 신호를 정류시켜 직류레벨을 설정하는 직류레벨설정부(2)와, 그 직류레벨설정부(2)에서 설정된 직류레벨을 반전증폭시켜 브라운관(4)에 인가하는 반전증폭부(3)로 구성되어 있다.In the conventional video clamp circuit, as shown in FIG. 1, a DC amplifier for setting a DC level by rectifying the video amplifier 1 for amplifying a video signal and the signal amplified by the video amplifier 1 is set. And a reverse amplifier 3 for inverting and amplifying the DC level set by the DC level setting section 2 and applying it to the CRT 4.
상기 직류레벨설정부(2)는 영상증폭부(1)의 출력단이 콘덴서(C1)를 통해 콜렉터 접지시킨 트랜지스터(Q1)의 베이스에 접속되고, 전원단자(Vcc1)가 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 접속됨과 아울러 가변저항(VR1)을 통해 접지되며, 트랜지스터(Q1)의 에미터는 저항(R2)을 통해 전원단자(Vcc1)에 접속됨과 아울러 반전증폭부(3)의 입력단에 접속되어 구성된 것으로, 이와 같이 구성된 종래 회로의 동작과정을 설명한다.The DC level setting unit 2 is connected to the base of the transistor Q 1 whose output terminal of the image amplifier 1 is collector-grounded through a capacitor C 1 , and the power supply terminal V cc1 is connected to the resistor R 1. ) as soon connected to the base of the transistor (Q 1) through the addition soon as connected to the emitter resistors (R 2) power supply terminal (V cc1) through a is grounded through a variable resistor (VR 1), the transistor (Q 1), as well as The operation procedure of the conventional circuit configured as connected to the input terminal of the inverting amplifier 3 is explained.
영상증폭부(1)에서 영상신호가 증폭된 후 제2도의 (a)와 같은 파형이 직류레벨설정부(2)의 콘덴서(C1)를 통해 커플링되면, 주기가 t1인 영상신호(V1)망, 트랜지스터(Q1)의 베이스에 전송된다.After the image signal is amplified by the image amplifier 1 and the waveform as shown in FIG. 2A is coupled through the capacitor C 1 of the DC level setting unit 2, the image signal having a period t 1 ( V 1) network, which are transmitted to the base of the transistor (Q 1).
여기에 전원단자(Vcc1)의 전원전압이 저항(R1)과 가변저항(VR1)에 의해 제2도의 (a)에 도시한 직류전압(V2)과 같이 트랜지스터(Q1)의 베이스에 인가되면 트랜지스터(Q1)가 오프되어 트랜지스터(Q1)의 에미터 전압이 반전증폭부(3)에 인가된다.Here, the power supply voltage of the power supply terminal V cc1 is set by the resistor R 1 and the variable resistor VR 1 to the base of the transistor Q 1 as in the DC voltage V 2 shown in FIG. When applied to the transistor Q 1 is turned off so that the emitter voltage of the transistor Q 1 is applied to the inverting amplifier 3.
반전증폭부(3)에서는 제2도의 (a)와 같은 파형을 반전시키고 충분히 증폭시키며, 이에 따라 제2도의 (b)와 같은 전압이 브라운관(4)에 가해지게 되므로 화면을 재생시키게 된다.The inverting amplifier 3 inverts and sufficiently amplifies the waveform as shown in FIG. 2A, thereby reproducing the screen because a voltage as shown in FIG. 2B is applied to the CRT 4.
제2도의 (b)에 도시된 파형도를 살펴보면, 브라운관(4)의 휘도를 결정하는 것은 제어그리드(G1)전압과 캐소우드 전압차로써 결정되고, 전압(V6)은 영상신호의 밝기를 조정하며, 전압(V4)은 화면중에서 영상신호가 없는 백라스터(Back Raster)의 밝기를 조정하는데, 여기서 백라스터의 색상조정을 함에 있어 R, G, B직류전압(V4)의 레벨을 가변저항(VR1)을 사용하여 조정하게된다.Referring to the waveform diagram shown in (b) of FIG. 2, determining the luminance of the CRT 4 is determined by the difference between the control grid G 1 and the cathode voltage, and the voltage V 6 is the brightness of the image signal. The voltage (V 4 ) adjusts the brightness of the back raster without video signal on the screen, where the level of the R, G, and B DC voltages (V 4 ) is used to adjust the color of the back raster. Is adjusted by using a variable resistor (VR 1 ).
그러나, 이와 같은 종래의 영상클램프회로는 백라스터의 색상조정시 사용자가 직접 조정하여야 하고, 반전증폭부의 주위온도가 상승 또는 하강할 경우 직류레벨인 클램프레벨이 변하여 색상이 틀어지며, 브라운관에서 휘도레벨을 설정하는데는 캐소우드측과 제어그리드 사이의 전압이 정해져 있으므로 공급전압을 높게 사용해야 함으로써 반전증폭부에서 많은 전력이 손실되는 문제점이 있었다.However, in the conventional image clamp circuit, the user needs to adjust the color of the back raster, and when the ambient temperature rises or falls, the clamp level, which is a DC level, changes color, and the luminance level in the CRT is changed. Since the voltage between the cathode side and the control grid is set in order to set the voltage, a high power supply voltage has to be used, which causes a lot of power loss in the inverting amplifier.
본 고안은 이와같은 종래의 문제점을 가안하여, 색상조정시 마이콤을 이용하여 자동으로 조정할 수 있고, 온도에 따른 직류전압변화를 제거하여 색상변화를 제어할 수 있는 영상클램프회로를 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.The present invention devises such a conventional problem, and it is possible to automatically adjust by using a microcomputer to adjust the color, and to create a video clamp circuit that can control the color change by removing the DC voltage change according to the temperature, When described in detail with the accompanying drawings as follows.
제3도는 본 고안의 영상클램프회로도로서, 이에 도시한 바와같이 영상신호를 중폭하는 영상증폭부(10)와, 사용자의 키선택에 따라 소정단계(일예로 128단계)로 구분된 직류전압을 선택하여 출력하는 마이콤조정부(20)와, 수평동기신호 또는 플라이백 펄스에 동기를 맞춰 소정폭의 클램프신호를 출력하는 클램프신호입력부(30)와, 상기 마이콤조정부(20)의 출력 직류전압에 따라 클램프레벨을 조정하고 상기 클램프신호입력부(30)에서 출력되는 클램프신호에 따라 상기 영상증폭부(10)로부터 브라운관(70)에 공급되는 R, G, B영상신호를 클램프하는 R, G, B클램프회로부(40), (50), (60)로 구성한다.3 is an image clamp circuit diagram of the present invention, and as shown therein, an image amplifier 10 for amplifying an image signal and a DC voltage divided into predetermined steps (for example, 128 steps) according to a user's key selection are selected. And a clamp signal input unit 30 for outputting a clamp signal having a predetermined width in synchronization with a horizontal synchronous signal or a flyback pulse, and a clamp according to the output DC voltage of the microcomputer adjustment unit 20. R, G, B clamp circuit unit for adjusting the level and clamping the R, G, B image signal supplied from the image amplifier 10 to the CRT 70 according to the clamp signal output from the clamp signal input unit 30 It consists of 40, 50, and 60.
상기 R클램프회로부(40)는 마이콤조정부(20)로부터 출력되는 직류전압에 따라 클램프레베을 조정하여, 클램프신호입력부(30)로부터 입력된 클램프신호를 증폭하는 클램프신호증폭부(41)와, 이 클램프신호증폭부(41)에서 증폭된 클램프신호에 의해 클램프레벨이 결정되어, 상기 영상증폭부(10)에서 증폭될 R영상신호를 클램프하는 클램프레벨설정부(42)로 구성한 것으로, G, B클램프회로부(50), (60)도 상기 R클램프회로부(40)와 동일하게 구성한다.The R-clamp circuit unit 40 adjusts the clamp lever according to the DC voltage output from the microcomputer adjusting unit 20 to clamp the signal amplification unit 41 for amplifying the clamp signal input from the clamp signal input unit 30, and the clamp. The clamp level is determined by the clamp signal amplified by the signal amplifier 41, and the clamp level setting unit 42 clamps the R video signal to be amplified by the video amplifier 10. The circuit portions 50 and 60 are also configured in the same way as the R clamp circuit portion 40.
상기 클램프신호증폭부(41)는 클램프신호입력부(30)의 출력을 병렬접속한 콘덴서(C1) 및 저항(R1)을 통해 에미터 접지시킨 트랜지스터(Q1)의 베이스에 접속하고, 마이콤조정부(20)의 출력을 저항((R3)을 통해 콘덴서(C3) 및 트랜지스터(Q2)의 베이스에 접속하여, 그 트랜지스터(Q2)의 에미터를 병렬접속의 저항(R2) 및 콘덴서(C2)을 통해 상기 트랜지스터(Q1)의 콜럭터에 접속하여 구성한다.The clamp signal amplifier 41 connects the output of the clamp signal input unit 30 to the base of the transistor Q 1 having the emitter grounded through a capacitor C 1 and a resistor R 1 connected in parallel, and a microcomputer. The output of the adjusting unit 20 is connected to the base of the capacitor C 3 and the transistor Q 2 through the resistor R 3 , and the emitter of the transistor Q 2 is connected in parallel with the resistor R 2 . And a collector of the transistor Q 1 through a capacitor C 2 .
클램프레벨설정부(42)는 전원단자(Vcc2)를 저항(R6)을 통해 접지 저항(R5)및 트랜지스터(Q3)의 베이스에 접속함과 아울러 병렬접속의 콘덴서(C4) 및 저항(R4)을 다시 통해 상기 트랜지스터(Q2)의 콜렉터에 접속하고, 트랜지스터(Q3)의 콜렉터는 전원단자(Vcc3)에 접속하며, 트랜지스터(Q3)의 에미터는 저항(R7)을 통해 전원단자(Vcc2)에 접속함과 아울러 저항(R8)에 접속하여 영상증폭부(10)의 출력단에 접속하고, 그 출력단을 다이오드(D1)를 통해 상기 트랜지스터(Q3)의 에미터에 접속하여 구성한다.Clamping level setting section 42 is a capacitor of the well connected in parallel and also connected to the base of the grounding resistor (R 5) and a transistor (Q 3), a power supply terminal (V cc2) via a resistor (R 6) (C 4), and The resistor R 4 is again connected to the collector of the transistor Q 2 , the collector of the transistor Q3 is connected to the power supply terminal V cc3 , and the emitter of the transistor Q 3 is the resistor R 7 . Through the power supply terminal V cc2 and through the resistor R 8 , connected to the output terminal of the image amplifier 10, and the output terminal of the transistor Q 3 through a diode D 1 . Configure by connecting to the emitter.
이와 같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured in this way as follows.
영상증폭부(10)에서 영상신호를 최종적으로 증폭한 후 콘덴서(C5-C7)에 의해서 브라운관(70)의 R, G, B캐소우드(RK, GK, BK)단에 각각 제4도의 (a)와 같이 커플링된 영상신호(V1)를 전송한다.After finally amplifying the video signal in the image amplification unit 10, the capacitors C 5 -C 7 are respectively connected to the R, G, and B cathodes (RK, GK, BK) of the CRT 70 of FIG. The video signal V 1 coupled as shown in (a) is transmitted.
이때 브라운관(70)의 특성상 직류전압을 영상신호(V1)에 실어주어야 하기 때문에 R, G, B클램프회로부(40), (50), (60)를 추가하여 브라운관(70)의 특성에 맞는 색상이 정확한 백색이 되도록 화이트바란스를 조정할 수 있게 각 캐소우드(RK, GK, BK)단의 직류레벨을 조정한다.At this time, since the DC voltage must be loaded on the video signal V 1 due to the characteristics of the CRT 70, R, G, and B clamp circuits 40, 50, and 60 are added to meet the characteristics of the CRT 70. Adjust the DC level of each cathode (RK, GK, BK) stage to adjust the white balance so that the color is accurate white.
직류레벨은 제4도의 (a)와 같이 영상신호(V1)가 없는 기간(t2)이 직류레벨로 정해지므로 이 기간을 감지하여 영상신호(V1)를 클램프시킨다.In the DC level, as shown in FIG. 4A, the period t 2 without the image signal V 1 is determined as the DC level, so that the period is sensed to clamp the image signal V 1 .
클램프동작을 살펴보면, 클램프신호입력부(30)에서는 수평동기신호 또는 플라이백 펄스에 동기를 맞춰 제4도의 (b)와 같은 클램프신호가 출력되는데, 이 클램프신호는 병렬접속의 저항(R1) 및 콘덴서(C1)를 통해 트랜지스터(Q1)의 베이스에 인가되고, 또한 마이콤조정부(20)에서는 사용자의 키선택에 따라 소정단계로 구분된 직류전압이 선택되어 출력되고, 이 직류전압은 저항(R3) 및 접지의 콘덴서(C3)를 통한 트랜지스터(Q2)의 베이스에 바이어스전압으로 인가된다.Looking at the clamp, the clamp signal input unit 30, the there is output the clamping signal, such as a fourth-degree (b) to match the synchronization with the horizontal synchronizing signal or a flyback pulse, the resistance (R 1) of the clamp signal is connected in parallel, and The capacitor C 1 is applied to the base of the transistor Q 1 , and the microcomputer adjusting unit 20 selects and outputs a DC voltage divided into predetermined steps according to a user's key selection. R 3 ) and the base of transistor Q 2 through capacitor C 3 at ground are applied as a bias voltage.
따라서, 이때 상기 트랜지스터(Q1), (Q2)의 턴-온에 의해 클램프신호를 증폭한 후 반전시켜 그 트랜지스터(Q2)의 콜렉터측에 제4도의 (c)와 같이 출력하게 된다.Accordingly, at this time, the clamp signal is amplified by the turn-on of the transistors Q 1 and Q 2 and then inverted and output to the collector side of the transistor Q 2 as shown in FIG.
이때, 제4도의 (c)에 도시한 전압(V3)레벨은 저항(R2, R4)에 의해 정해지고, 전압(V4)레벨은 트랜지스터(Q3)의 베이스를 바이어스하는 저항(R5, R6)에 의해 정해진다.At this time, the voltage (V 3 ) level shown in (c) of FIG. 4 is determined by the resistors R 2 and R 4 , and the voltage (V 4 ) level is a resistor (which biases the base of the transistor Q 3 ). R 5 , R 6 ).
클램프레벨설정부(42)의 공급전압은 Vcc2〉 Vcc3로서 제4도의 (b)와 같은 클램프기간(t3)동안 트랜지스터(Q3)가 동작할 수 있는 전압조건으로 공급되어져 있다.Supply voltage of the clamp level setting section 42 has been fed to the voltage conditions for the transistor (Q 3) for operating the clamp period (t 3), such as a fourth-degree (b) a V cc2> V cc3.
트랜지스터(Q3)가 클램프기간(t3)동안 도통되면, 콘덴서(C5)는 다이오드(D1)를 통해 트랜지스터(Q3)의 에미터전압만큼 충전을 하게되고, 트랜지스터(Q3)가 오프되면 콘덴서(C5)의 충전전압은 방전할 수가 없어 그대로 직류레벨을 계속 유지하고 있는 상태에서 저항(R8)을 통해 전원단자(Vcc2)의 전원전압이 인가되므로 직류적으로 일정한 레벨이 영상신호에 실림으로써 브라운관(70)에 인가되어 화면이 재생된다.When the transistor (Q 3) conductive for a clamp period (t 3), the capacitor (C 5) are diodes with a (D 1) by the emitter voltage of the transistor (Q 3) and to the charge, the transistor (Q 3) is When turned off, the charging voltage of the capacitor (C 5 ) cannot be discharged, and thus the supply voltage of the power terminal (V cc2 ) is applied through the resistor (R 8 ) while the DC level is maintained. It is loaded on the video signal and applied to the CRT 70 to reproduce the screen.
이때, 브라운관(10)에 맞게 각 캐소우드(RK, GK, BK)측 직류레벨을 알맞게 조정하여 인가함으로써 색상이 화이트로 조정되어 인가된다.At this time, the color is adjusted and applied to white by appropriately adjusting the DC level of each cathode (RK, GK, BK) side to suit the CRT (10).
또한, 영상증폭부(10)에서는 영상신호만 증폭하면 되므로 전원단자(Vcc1)의 전원전압을 낮게 사용하고, 콘덴서(C5-C7)의 뒷단에서, 직류전압이 인가되므로 영상증폭부(10)의 파워손실이 줄어든다.In addition, since the video amplifier 10 only needs to amplify the video signal, the power supply voltage of the power supply terminal V cc1 is used low, and since the DC voltage is applied at the rear end of the capacitors C 5 -C 7 , the video amplification unit ( The power loss of 10) is reduced.
여기서 트랜지스터(Q3)는 에미터 팔로우로써 임피던스가 낮기 때문에 온/오프 타임이 아주 빠른 편이다.In this case, the transistor Q 3 has a very low impedance due to emitter follow, so the on / off time is very fast.
이상에서 상세히 설명한 바와 같이 본 고안은 클램프레벨조정을 가변저항을 사용하지 않고 마이콤으로 조정함으로써 자동으로 조정할 수 있고, 영상증폭부에서 온도영향에 따른 직류레벨의 변화가 없어 색상변화가 없으며, 낮은 공급전압으로 영상증폭부의 전력소모를 줄일 수 있는 효과가 있게 된다.As described in detail above, the present invention can be automatically adjusted by adjusting the clamp level by using a microcomputer without using a variable resistor, and there is no color change because there is no change in the DC level according to the temperature effect in the image amplification part, and a low supply The voltage can reduce the power consumption of the image amplifier.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92009426U KR960002454Y1 (en) | 1992-05-29 | 1992-05-29 | Image clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92009426U KR960002454Y1 (en) | 1992-05-29 | 1992-05-29 | Image clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930026746U KR930026746U (en) | 1993-12-28 |
| KR960002454Y1 true KR960002454Y1 (en) | 1996-03-25 |
Family
ID=19333980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR92009426U KR960002454Y1 (en) | 1992-05-29 | 1992-05-29 | Image clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002454Y1 (en) |
-
1992
- 1992-05-29 KR KR92009426U patent/KR960002454Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930026746U (en) | 1993-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247034B2 (en) | ||
| US5555026A (en) | Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function | |
| KR910009882B1 (en) | Video signal processing system | |
| JPS62269481A (en) | Image signal processor/display | |
| KR950006235B1 (en) | Brightness control circuit for a television receiver | |
| CA1199103A (en) | Kinescope black level current sensing apparatus | |
| KR830002170B1 (en) | Automatic brightness control circuit | |
| KR960002454Y1 (en) | Image clamp circuit | |
| FI76465C (en) | SIGNALBEHANDLINGSANORDNING. | |
| KR920003724B1 (en) | Automatic kinescope bias control system | |
| JP3759203B2 (en) | Television receiver having non-linear processing function selectively prohibited during multi-image video signal reception | |
| KR830002171B1 (en) | Video signal processing device | |
| JP2000196973A (en) | Pulse correcting device for display system | |
| KR100307572B1 (en) | Automatic kinescope bias device to prevent hot start flash | |
| KR910006855B1 (en) | Signal sampling circuit | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| KR0122338Y1 (en) | Luminance compensation circuits | |
| KR20040030079A (en) | Adaptive bandwidth control in a kinescope amplifier | |
| EP0623271B1 (en) | Crt bias compensation | |
| KR930000443Y1 (en) | Picture bios stabilization circuit | |
| KR910004607Y1 (en) | Crt drive circuit on monitor | |
| KR970007804B1 (en) | Automatic color control device of color television | |
| JPH06197241A (en) | Gamma correcting circuit and contour correcting device | |
| KR100275009B1 (en) | A brightness control circuit of a multimedia monitor | |
| KR910004405Y1 (en) | Luminance signal control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050302 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |