KR930000443Y1 - Picture bios stabilization circuit - Google Patents
Picture bios stabilization circuit Download PDFInfo
- Publication number
- KR930000443Y1 KR930000443Y1 KR2019900009985U KR900009985U KR930000443Y1 KR 930000443 Y1 KR930000443 Y1 KR 930000443Y1 KR 2019900009985 U KR2019900009985 U KR 2019900009985U KR 900009985 U KR900009985 U KR 900009985U KR 930000443 Y1 KR930000443 Y1 KR 930000443Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- transistor
- unit
- supply voltage
- Prior art date
Links
Abstract
내용 없음.No content.
Description
제1도는 종래의 영상신호 증폭회로도.1 is a conventional video signal amplification circuit diagram.
제2도는 이 고안에 따른 영상바이어스 안정화 회로이다.2 is an image bias stabilization circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 증폭부 20 : 제어부10: amplification unit 20: control unit
30 : 정전압부 A1∼A3 : 아나로그영상 증폭기30: constant voltage section A1 to A3: analog image amplifier
D1∼D7 : 다이오드 DZ1∼DZ3 : 제어다이오드D1 to D7: diodes DZ1 to DZ3: control diode
VR1∼VR3 : 가변저항 C7∼C9 : 콘덴서VR1 to VR3: Variable resistors C7 to C9: Condenser
이 고안은 컬러모니터에 관한 것으로서 더욱 상세하게는, 영상부하변화 및 기타부하의 변동시에 음극선관의 R. G. B캐소우드의 컷오프(Cut Off) 바이어스 전압을 안정화시키는 영상바이어스 안정화회로에 관한 것이다.The present invention relates to a color monitor, and more particularly, to an image bias stabilization circuit for stabilizing a cut off bias voltage of an R. G. B cathode of a cathode ray tube during an image load change and other load fluctuations.
종래의 영상신호 증폭회로는 제1도와 같이 구성되는 것으로서, 인가되는 영상신호(R), (G), (B)는 증폭부(10)에 구성되는 아나로그 영상증폭기(A1), (A2), (A3)에서 증폭된후, 콘덴서(C1), (C2), (C3)에서 직류전압이 차단되어, 교류이득만이 남게된다.The conventional video signal amplifying circuit is configured as shown in FIG. 1, wherein the applied video signals R, G, and B are analog video amplifiers A1 and A2 configured in the amplifier 10. After amplification at (A3), DC voltage is cut off at the capacitors (C1), (C2) and (C3), leaving only the AC gain.
이때, 콘덴서(C1), (C2), (C3)에서 출력되어 상기 교류이득만이 남게된 영상신호(R), (G), (B)는 후단에서 인가되는 직류전압(B2+)과 접점(a)에서 합하여져서 후단 음극선관(CRT)의 캐소우드(RK), (GK), (BK)에 인가되나, 상기 접점(a)에 형성되는 전위의 일부는 차단용 다이오드(D1)를 통하여 가변저항(VR1), (VR2), (VR3)에 인가된다.At this time, the image signals R, G, and B, which are output from the capacitors C1, C2, and C3 and leave only the AC gain, are contacted with the DC voltage B2 + applied at the rear end. Combined in a) and applied to the cathodes RK, GK, and BK of the rear cathode ray tube CRT, but a part of the potential formed at the contact point a is changed through the blocking diode D1. It is applied to the resistors VR1, VR2, and VR3.
이때 전원전압 및 고압발생용 전원전압(B1+)과 제어다이오드(DZ1)에 의하여 강하된 전원전압(B2+)이 상기 가변저항(VR1), (VR2), (VR3)에 인가되므로 상기 가변저항(VR1)을 조절함에 따라 상기 접점(a)에는 상기 전원전압(B2+)에 의한 일정레벨의 전위를 갖는 영상신호(R), (G), (B)가 형성되는 것이다.At this time, the power supply voltage (B1 +) and the power supply voltage (B2 +) dropped by the control diode (DZ1) are applied to the variable resistors (VR1), (VR2), (VR3), and thus the variable resistor (VR1). ), The image signals R, G, and B having a predetermined level of potential due to the power supply voltage B2 + are formed at the contact point a.
이때 상기 접점(a)에 형성되는 전위레벨에 따라 음극선관(CRT)에 디스플레이되는 영상신(R), (G), (B)의 흑레벨이 상이하여지므로, 상기 가변저항(VR1), (VR2), (VR3)을 조정하여 상기 전원전압(B2+)에 의하여 상기 접점(a)에 형성되는 전위레벨을 조절함으로써 상기 아나로그증폭기(A1), (A2), (A3)에서 출력되는 영상신호(R), (G), (B)의 흑레벨을 조절하여 음극선관(CRT)의 캐소우드(RK), (GK), (BK)에 인가하므로써 원하는 색상의 밝기 및 색상의 조화가 이루어지는 것이었다.In this case, since the black levels of the image scenes R, G, and B displayed on the cathode ray tube CRT are different according to the potential level formed at the contact point a, the variable resistors VR1 and ( The video signals output from the analog amplifiers A1, A2, and A3 by adjusting the potential levels formed at the contact point a by the power supply voltage B2 + by adjusting VR2 and VR3. By adjusting the black levels of (R), (G), and (B) and applying them to the cathodes (RK), (GK), and (BK) of the cathode ray tube (CRT), the brightness and color harmony of the desired color were achieved. .
그러나 상기 전원전압(B2+)은 부하변동이 적어 전압변동율이 거의 없으나 상기 전원전압(B1+)은 상기 아나로그 증폭기(A1), (A2), (A3)의 전원전압 및 고압발생의 전원전압으로 사용되기 때문에 전압변동이 심하게 된다.However, the power supply voltage B2 + has little load fluctuation so that there is almost no voltage fluctuation rate, but the power supply voltage B1 + is used as the power supply voltage of the analog amplifiers A1, A2, and A3 and the power supply voltage of high voltage generation. As a result, the voltage fluctuation becomes severe.
따라서, 종래의 영상증폭회로는 화면의 영상변화시 발생되는 영상부하의 변화시 전원전압(B1+)의 변동으로 상기 가변저항(VR1), (VR2), (VR3)에 의하여 접점(a)에 설정되는 바이어스전압의 변동으로 저휘도시 색상변화 및 낮은 이득의 색상변화가 나타난다는 문제점이 있었다.Therefore, the conventional image amplification circuit is set at the contact point a by the variable resistors VR1, VR2, and VR3 due to a change in the power supply voltage B1 + when the image load changes when the image of the screen changes. There was a problem in that a low luminance color change and a low gain color change appear due to a change in bias voltage.
그리고 종래의 영상증폭회로의 또다른 문제점은 상기 아나로그 증폭기(A1), (A2), (A3)의 영상특성을 개선 하고자 할때에, 상기 전원전압(B1+)의 전압변동을 증가로 그 개선이 어렵다는 것이었다.In addition, another problem of the conventional image amplification circuit is to improve the image characteristics of the analog amplifiers (A1), (A2), and (A3) by increasing the voltage variation of the power supply voltage (B1 +). This was difficult.
이 고안은 이러한 문제점을 해결하기 위한 것으로서, 이 고안의 목적은 영상신호에 흑레벨신호를 인가하기 위한 직류전압을 영상변화에 따른 부하변동에 영향을 받지 않는 전원전압을 이용하여 조절함으로써, 모니터의 부하변동에 관계없이 항상 깨끗한 영상을 디스플레이시킬 수 있는 영상바이어스 전압 안정회로를 제공하는데 있다.The object of the present invention is to solve the above problems, and the object of the present invention is to adjust the DC voltage for applying the black level signal to the image signal by using the power supply voltage which is not affected by the load variation caused by the image change. It is to provide a video bias voltage stabilization circuit that can always display clear images regardless of load fluctuations.
이러한 목적을 달성하기 위한 이 고안의 특징은, 입력되는 영상신호를 증폭하는 증폭부와, 상기 증폭부에 연결되어 상기 증폭부의 증폭된 영상신호 및 인가되는 전원전압을 합하여 후단음극선관에 인가되는 바이어스 전압을 제어하는 제어부와, 로 구성되는 영상신호 증폭회로에 있어서, 상기 제어부에 연결되어 상기 제어부에 일정전압을 인가하는 정전압부를 더 포함하여 구성하는 영상바이어스 안정화회로에 있다.A feature of this invention for achieving this object is a bias applied to the rear-end cathode ray tube by amplifying an amplifying unit for amplifying an input video signal, the amplified video signal connected to the amplifying unit and a power supply voltage applied thereto. In the video signal amplification circuit consisting of a control unit for controlling the voltage, the video bias stabilization circuit further comprises a constant voltage unit connected to the control unit for applying a constant voltage to the control unit.
이하, 이 고안의 실시예를 첨부된 도면에 따라 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 고안에 따른 영상바이어스 안정화회로도로써, 증폭부(10), 제어부(20)및 정전압부(30)로 이루어 진다.2 is an image bias stabilization circuit diagram according to the present invention, and includes an amplifier 10, a controller 20, and a constant voltage unit 30.
이를 더욱 구체적으로 설명하면, 상기 증폭부(10)는 영상신호(R), (G), (B)및 전원전압(B1+)이 아나로그 증폭기(A1), (A2), (A3)에 인가되도록하여, 상기 영상신호(R), (G), (B)가 증폭되어 출력 되도록 이루어진다.In more detail, the amplifier 10 applies the image signals R, G, B and the power supply voltage B1 + to the analog amplifiers A1, A2, and A3. The video signals R, G, and B are amplified and output.
그리고 상기 증폭부(10)는 상기 아나로그 증폭기(A1), (A2), (A3)에 콘덴서(C1), (C2), (C3)를 연결하여 상기 아나로그 증폭기(Al), (A2), (A3)에서 출력되는 직류전압이 차단되도록 이루어진다.The amplifying unit 10 connects the capacitors C1, C2, and C3 to the analog amplifiers A1, A2, and A3 to connect the analog amplifiers Al and A2. , DC voltage output from (A3) is cut off.
그리고 상기 증폭부(10)에 연결되어 상기 증폭부(10)에서 인가되는 영상신호(R), (G), (B)에 합하여지는 전원전압(B2+)을 제어하는 제어부(20)는 상기 증폭부(10)의 콘덴서(C1), (C2), (C3)에 차단용 다이오드(D1), (D2), (D3)를 연결하고, 상기 다이오드(D1), (D2), (D3)에 가변저항(VR1), (VR2), (VR3)를 연결하여 이루어 진다.The control unit 20 connected to the amplifying unit 10 and controlling the power supply voltage B2 + coupled to the image signals R, G, and B applied by the amplifying unit 10 is the amplification. The blocking diodes D1, D2, and D3 are connected to the capacitors C1, C2, and C3 of the unit 10, and to the diodes D1, D2, and D3. It is made by connecting the variable resistance VR1, VR2, VR3.
그리고 제어부(20)는 전원전압(B2+)을 상기 가변저항(VR1), (VR2), (VR3)및 접점(a), (b), (c)에 연결하여, 상기 가변저항(VR1), (VR2), (VR3)을 조정함에 따라서 상기 접점(a), (b), (c)에 인가되는 전원전압(B2+)이 제어되도록 이루어진다.The control unit 20 connects a power supply voltage B2 + to the variable resistors VR1, VR2, VR3, and contacts a, b, and c. By adjusting the VR2 and VR3, the power supply voltage B2 + applied to the contacts a, b, and c is controlled.
그리고 상기 제어부(20)에 일정전압을 인가하는 정전압부(30)는 수직블랭크신호(H-B)가 다이오드(D6)및 바이패스용 콘덴서(C7)를 통하여 트랜지스터(Q1)의 베이스측에 인가하도록 이루어진다.In addition, the constant voltage unit 30 that applies a constant voltage to the controller 20 is configured to apply the vertical blank signal HB to the base side of the transistor Q1 through the diode D6 and the bypass capacitor C7. .
그리고 정전압부(30)는 상기 전원전압(B2+)이 저항(R9)을 통하여 상기 트랜지스터(Q1)의 베이스측에 인가 되어 상기 트랜지스터(Q1)는 항상 구동되도록 한다.In addition, the constant voltage unit 30 applies the power supply voltage B2 + to the base side of the transistor Q1 through the resistor R9 so that the transistor Q1 is always driven.
그리고 정전압부(30)는 상기 트랜지스터(Q1)의 에미터측에 바이어스용 제어다이오드(DZ2), (DZ3)및 다이오드(D4), (D5)를 저항(R1O)을 통하여 병렬로 연결하고, 상기 다이오드(D4), (D5)에 병렬로 충전용 콘덴서(C9)를 연결하여, 상기 트랜지스터(Q1)의 에미터측 저압은 항상 일정하도록 이루어진다.The constant voltage unit 30 connects the bias control diodes DZ2, DZ3 and diodes D4, D5 in parallel through the resistor R10 to the emitter side of the transistor Q1. The charging capacitor C9 is connected in parallel to D4 and D5 so that the emitter side low voltage of the transistor Q1 is always constant.
이와 같이 구성된 이 고안에 따른 영상바이어스 안정화회로는 영상신호(R), (G), (B)가 증폭부(10)의 아나로그 증폭기(A1), (A2), (A3)에서 증폭된후 콘덴서(C1), (C2) (C3)에 의하여 직류전압이 차단되어 상기 콘덴서(C1), (C2), (C3)의 교류상태의 영상신호(R), (G), (B)만을 출력하게 된다.In the image bias stabilization circuit according to the present invention, the image signals R, G, and B are amplified by the analog amplifiers A1, A2, and A3 of the amplifier 10. The DC voltage is cut off by the capacitors C1, C2 and C3 to output only the video signals R, G and B in the AC state of the capacitors C1, C2 and C3. Done.
이때 상기 콘덴서(C1), (C2), (C3)에서 출력되는 영상신호(R), (G), (B)는 상기 전원전압(B2+)에서 인가되는 직류전압과 더하여져 후단 음극선관(CRT)의 캐소우드(RK), (GK), (BK)에 인가되나, 상기 접점(a), (b), (c)에 인가되나 직류전압의 레벨은 상기 가변저항(VR1), (VR2), (VR3)에 의하여 조절할 수 있으므로 사용자는 종래와 같이 영상의 흑레벨을 조정할 수 있다.At this time, the video signals R, G, and B output from the capacitors C1, C2, and C3 are added to the DC voltage applied from the power supply voltage B2 + to form a rear cathode ray tube CRT. Is applied to the cathodes (RK), (GK) and (BK), but is applied to the contacts (a), (b) and (c), but the level of the DC voltage is the variable resistor (VR1), (VR2). (VR3), the user can adjust the black level of the image as in the prior art.
이때, 상기 가변저항(VRl), (VR2), (VR3)의 양단에 걸리는 전압은 상기 전원전압(B2+)및 상기 정전압부(30)에 의하여 항상 일정한 전압이 인가된다.At this time, a voltage applied to both ends of the variable resistors VR1, VR2, and VR3 is always applied by a constant voltage by the power supply voltage B2 + and the constant voltage unit 30.
즉, 영상신호중 정극성의 수평블랭킹신호(H-B)가 상기 정전압부(30)에 인가되면, 상기 수평블랭킹신호(H-B)는 다이오드(D6)및 바이패스용을 통하여 트랜지스터(Q1)에 인가되어 상기 트랜지스터(Q1)는 턴온된다.That is, when the positive horizontal blanking signal HB of the image signal is applied to the constant voltage unit 30, the horizontal blanking signal HB is applied to the transistor Q1 through the diode D6 and bypass for the transistor. Q1 is turned on.
상기 트랜지스터(Q1)가 구동됨에 따라서 상기 트랜지스터(Q1)의 에미터전압은 상기 전원전압(B2+)에서 상기 제너다이오드(DZ2), (DZ3)및 상기 다이오드(D4), (D5)에 걸리는 전압을 뺀 전압이 인가된다.As the transistor Q1 is driven, the emitter voltage of the transistor Q1 is applied to the zener diodes DZ2, DZ3 and the diodes D4 and D5 from the power supply voltage B2 +. Subtracted voltage is applied.
이를 수식으로 표현하면 트랜지스터(Q1)의 에미터측전압=B2+- (제너다이오드(DZ2)의 제어전압+제너다이오드(DZ3)의 제너전압)+(다이오드(D4)의 순방향 전압+다이오드(D5)의 순방향전압)이 된다.Expressed by the formula, the emitter side voltage of transistor Q1 = B2 +-(control voltage of zener diode DZ2 + zener voltage of zener diode DZ3) + (forward voltage of diode D4 + diode D5). Forward voltage).
따라서 상기 트랜지스터(Q1)의 콜렉터측 전압은 상기 트랜지스터(Q1)의 에미터측 전압에 상기 트랜지스터(Q)의 콜렉터와 에미터측 사이에 걸리는 전압을 더한 값이 된다.Accordingly, the collector side voltage of the transistor Q1 is equal to the emitter side voltage of the transistor Q1 plus the voltage applied between the collector and emitter side of the transistor Q.
또한 상기 정전압부(30)에 정극성의 수평블랭킹신호(H-B)가 인가되지 않을때에도 상기 트랜지스터(Q1)는 상기 전원전압(B2+)이 저항(R9)을 통하여 베이스측에 인가되므로 턴온상태가 된다.In addition, even when the positive horizontal blanking signal H-B is not applied to the constant voltage unit 30, the transistor Q1 is turned on because the power supply voltage B2 + is applied to the base side through the resistor R9.
이때 저항(R1O)에 의하여 콘덴서(C9)에 충전된 전압은, 상기 다이오드(D4), (D5)의 순방향전압을 합한것과 같으므로, 상기 트랜지스터(Q1)의 에미터측 전압은 상기 수평 블랭킹 신호(H-B)가 인가될때와 동일한 전압 상태를 갖게되며, 따라서, 상기 트랜지스터(Q1)의 콜렉터측 전압 역시 수평 블랭킹 신호(H-B)가 인가될때와 동일하게 되는 것이다.At this time, since the voltage charged to the capacitor C9 by the resistor R10 is equal to the sum of the forward voltages of the diodes D4 and D5, the emitter side voltage of the transistor Q1 is the horizontal blanking signal ( The voltage is the same as when HB is applied, and therefore, the collector side voltage of the transistor Q1 is also the same as when the horizontal blanking signal HB is applied.
이때, 상기 트랜지스터(Q1)의 콜렉터측은 상비 가변저항(VR1)의 일측에 연결되어 있고, 상기 가변저항(VR1)의 일측에는 부하변동에 따른 전압변동율이 작은 전원전압(B2+)이 인가되는 상태이므로, 상기 가변저항(VR1)을 조절하여 초기 조정된 바이어스 전압을 항상 유지하게 되는 것이다.At this time, the collector side of the transistor Q1 is connected to one side of the constant resistance resistor VR1, and one side of the variable resistor VR1 is a state in which a power supply voltage B2 + having a small voltage variation rate due to a load change is applied. In addition, the variable resistor VR1 is adjusted to always maintain the initially adjusted bias voltage.
따라서, 종래의 영상증폭회로와는 상이하게 상기 접점(a), (b), (c)에 형성되는 흑레벨의 전위는 영상변화에 따른 부하변동에 영향을 받지 않고, 초기 조정된 상태를 유지함으로써, 모니터의 음극선관은 영상부하의 변화시 색상의 변화가 없으며, 저휘도에서 백색균형(White Balance)이 항상 유지되고, 낮은 이득의 영상신호라도 색상조화가 잘되며, 가변저항에 인가되는 바이어스 전압을 증폭부에 인가되는 전원전압과 분리함으로써 영상 특성이 개선되는 효과가 있다.Therefore, unlike the conventional image amplification circuit, the potential of the black level formed at the contacts (a), (b), and (c) is not affected by the load variation caused by the image change and maintains the initial adjusted state. As a result, the cathode ray tube of the monitor has no color change when the image load is changed, white balance is always maintained at low luminance, color coordination is well performed even with a low gain image signal, and a bias applied to a variable resistor. By separating the voltage from the power supply voltage applied to the amplifier, the image characteristic is improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900009985U KR930000443Y1 (en) | 1990-07-07 | 1990-07-07 | Picture bios stabilization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900009985U KR930000443Y1 (en) | 1990-07-07 | 1990-07-07 | Picture bios stabilization circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930000443Y1 true KR930000443Y1 (en) | 1993-01-30 |
Family
ID=19300814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900009985U KR930000443Y1 (en) | 1990-07-07 | 1990-07-07 | Picture bios stabilization circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000443Y1 (en) |
-
1990
- 1990-07-07 KR KR2019900009985U patent/KR930000443Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4451849A (en) | Plural operating mode ambient light responsive television picture control | |
| JP2929053B2 (en) | Video signal processing device | |
| KR910009882B1 (en) | Video signal processing system | |
| MY132089A (en) | Automatic brightness limiter automatic control circuit, contrast limiter control circuit, luminance/ color difference signal processor and video display apparatus | |
| KR950006235B1 (en) | Brightness control circuit for a television receiver | |
| KR830002170B1 (en) | Automatic brightness control circuit | |
| KR930000443Y1 (en) | Picture bios stabilization circuit | |
| US5453798A (en) | Black compensation circuit for a video display system | |
| JP3759203B2 (en) | Television receiver having non-linear processing function selectively prohibited during multi-image video signal reception | |
| JPS607871B2 (en) | signal processing circuit | |
| JPH10268832A (en) | Video display device | |
| GB2234132A (en) | Sensed eht level controls brightness, contrast and therefore beam current | |
| KR0131580B1 (en) | Dynamic black level compensation circuits for tv | |
| KR0144590B1 (en) | The screen brightness automatic control circuit of monitor | |
| KR100285903B1 (en) | Video stabilizing circuit of display device | |
| KR960002454Y1 (en) | Image clamp circuit | |
| EP0735751B1 (en) | Automatic video signal level compensating circuit | |
| JPH0535194A (en) | Automatic brightness limiter circuit | |
| KR900003545Y1 (en) | Auto control circuit of brightness | |
| KR100244775B1 (en) | A circuit for compensating rgb signals in case of abl in a monitor | |
| KR950001131B1 (en) | Beam current control circuit for monitor | |
| JP2505821Y2 (en) | Video output circuit | |
| KR0136508Y1 (en) | Black level control circuit of television | |
| KR940002288Y1 (en) | Video signal compensation circuit | |
| KR200310645Y1 (en) | Circuit to common ALC / ABL signal in large monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20021230 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |