KR960000898B1 - Logic circuit for improving current driving capability - Google Patents

Logic circuit for improving current driving capability Download PDF

Info

Publication number
KR960000898B1
KR960000898B1 KR1019930006050A KR930006050A KR960000898B1 KR 960000898 B1 KR960000898 B1 KR 960000898B1 KR 1019930006050 A KR1019930006050 A KR 1019930006050A KR 930006050 A KR930006050 A KR 930006050A KR 960000898 B1 KR960000898 B1 KR 960000898B1
Authority
KR
South Korea
Prior art keywords
output
controlled
mos transistor
unit
logic
Prior art date
Application number
KR1019930006050A
Other languages
Korean (ko)
Other versions
KR940025173A (en
Inventor
강주성
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930006050A priority Critical patent/KR960000898B1/en
Publication of KR940025173A publication Critical patent/KR940025173A/en
Application granted granted Critical
Publication of KR960000898B1 publication Critical patent/KR960000898B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/09418—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors in combination with bipolar transistors [BIFET]

Abstract

The circuit consists of a logic arithmetic unit which outputs the results from the logic combination of two input signals, a converting circuit which converts the output signals of the logic arithmetic unit, an output controlling unit which controls the input signals from the converting circuit and the logic arithmetic unit to be outputted selectively, and an output unit which outputs the signals from the output controlling unit in high speed.

Description

전류 구동능력 향상 논리 회로Current driving capability improvement logic circuit

제1도는 종래의 논리 회로도.1 is a conventional logic circuit diagram.

제2도는 본 발명에 전류 구동능력 향상 논리 회로도이다.2 is a logic circuit diagram for improving current drive capability in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 논리 연산부 2 : 반전 회로부1: Logic Computing Unit 2: Inverting Circuit Unit

3 : 출력 제어부 4 : 출력부3: output control unit 4: output unit

본 발명은 논리 회로에 있어서 최종 출력측을 바이폴라 트랜지스터로 구성함으로써 전류 구동능력을 향상시키고, 고속 동작을 할수 있는 전류 구동능력 향상 논리 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current driving capability improving logic circuit capable of improving current driving capability and enabling high speed operation by configuring a final output side of a logic circuit in a bipolar transistor.

종래의 논리회로는 제1도에 도시된 바와 같이, 입력신호(A,B)는 낸드(NAND) 연산하여 출력시키는 논리 연산부(10)와; 그 논리 연산부(10)의 연산결과를 반전 증폭하여 출력시키는 반전 회로부(20)로 구성되어 있다.As shown in FIG. 1, the conventional logic circuit includes a logic operation unit 10 for outputting the input signals A and B by performing a NAND operation; It consists of an inverting circuit section 20 for inverting and amplifying and outputting the result of the calculation of the logical calculating section 10.

이와같이 구성된 종래의 논리 회로는, 입력단자(A,B)를 통해 입력된 두 신호가 논리 연산부(10)에서 낸드 연산되고, 상기 논리 연산부(10)에서 결정된 연산결과는 반전 회로부(20)를 통해 반전 증폭된후 출력단자(C)로 공급된다.In the conventional logic circuit configured as described above, two signals input through the input terminals A and B are NAND-operated by the logic operation unit 10, and the operation result determined by the logic operation unit 10 is transferred through the inversion circuit unit 20. After inverted and amplified, it is supplied to the output terminal (C).

그러나 이와같은 종래의 논리 회로는, 논리회로가 모스 트랜지스터만으로 구성된 경우 모스 트랜지스터의 장점에 따라 소비전력은 절감되나, 모스 트랜지스터의 전달 콘덕턴스가 바이폴라 트랜지스터에 비해 작기때문에 전류의 구동능력이 떨어지고, 부하가 커지면 고속 스위칭 동작을 할수 없게 되는 문제점이 있었다.However, in the conventional logic circuit, the power consumption is reduced according to the advantages of the MOS transistor when the logic circuit is composed only of the MOS transistor, but since the transfer conductance of the MOS transistor is smaller than that of the bipolar transistor, the current driving ability is reduced and the load is reduced. If there is a problem that the high-speed switching operation is not possible.

본 발명은 이와 같은 종래의 문제점을 감안하여, 전류 구동능력을 높이고, 고속 동작할수 있도록 함을 특징으로 한다. 즉, 논리 회로의 최종출력단을 전달콘덕턴스가 큰 바이폴라 트랜지스터로 구성하여 스위칭 동작함으로써, 고전력 및 고전류를 구동시킬 수 있도록 한 것이다.The present invention is characterized in that it is possible to operate at high speed and to increase the current driving capability in view of such a conventional problem. That is, the final output stage of the logic circuit is composed of a bipolar transistor having a large transfer conductance, thereby switching and driving high power and high current.

이하 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the drawings as follows.

본 발명 전류 구동능력 향상 논리 회로는 제2도에 도시한 바와 같이, 모스 트랜지스터(M1∼M4)로 구성되어 입력신호(In1, In2)의 논리연산을 실행하는 논리연산부 (1)와; 이 논리 연산부(1)의 출력신호를 반전증폭하여 출력하는 반전회로부(2)와, 이 반전 회로부(2)의 출력신호 및 상기 논리 연산부(1)의 출력신호에 의해 온/오프되어 신호출력을 제어하는 출력제어부(3)와 , 이 출력제어부(3)에서 출력된 제어신호에 의해 입력신호의 논리 연산결과를 출력하는 출력부(4)로 구성한다.As shown in FIG. 2, the current driving capability improving logic circuit comprises a logic operation section 1 composed of MOS transistors M1 to M4 for executing logical operations of input signals In1 and In2; The inversion circuit section 2 for inverting and amplifying the output signal of the logic calculating section 1 and the output signal of the inverting circuit section 2 and the output signal of the logic calculating section 1 turn on / off the signal output. The output control part 3 which controls, and the output part 4 which outputs the logical operation result of an input signal by the control signal output from this output control part 3 are comprised.

상기 출력제어부(3)는 전압원(VDD) 및 접지(GND) 사이에 접속되어 상기 반전회로부(2)의 출력신호(2)의 출력신호에 의해 제어되는 바이폴라 트랜지스터(Q1)와; 상기 논리연산부(1)의 출력신호에 의해 온/오프 제어되는 모스 트랜지스터(M7)와, 상기 바이폴라 트랜지스터(Q1)의 에미터 전위에 의해 제어되는 모스 트랜지스터(M8)와; 출력단자(Out) 및 접지(GND) 사이에 직렬 접속되어 반전회로부(2)의 출력신호에 의해 제어되는 모스트랜지스터(M9)와, 이 모스 트랜지스터(M9)에 직렬 접속되어 논리 연산부(1)의 출력 신호에 의해 제어되는 모스 트랜지스터(M0)로 구성한다.The output control section (3) is connected between a voltage source (VDD) and a ground (GND) and controlled by the output signal of the output signal (2) of the inverting circuit section (2); A MOS transistor M7 controlled on / off by the output signal of the logic operation unit 1, and a MOS transistor M8 controlled by an emitter potential of the bipolar transistor Q1; A MOS transistor M9 connected in series between the output terminal Out and ground GND and controlled by the output signal of the inverting circuit section 2, and connected in series with the MOS transistor M9, The MOS transistor M0 is controlled by the output signal.

상기 출력부(4)는 전압원(VDD) 및 접지(GND) 사이에 직렬 접속되어 논리 연산부(1)의 출력신호에 의해 제어되는 바이폴라 트랜지스터(Q2)와; 이 바이폴라 트랜지스터(Q2)에 직렬 접속되어 출력제어부(3)의 모스 트랜지스터(M9)의 소오스 (Source) 전위에 의해 제어되는 바이폴라 트랜지스터(Q3)와, 와 상기 양 바이폴라 트랜지스터(Q3)와; 상기 양 바이폴라 트랜지스터(Q2,Q3)의 직렬 접속점을 출력단자 (Out)로 접속하여 구성한다.The output section 4 is a bipolar transistor Q2 connected in series between a voltage source VDD and a ground GND and controlled by an output signal of the logic calculating section 1; A bipolar transistor Q3 connected in series with the bipolar transistor Q2 and controlled by a source potential of the MOS transistor M9 of the output control unit 3, and the bipolar transistor Q3; The series connection points of the bipolar transistors Q2 and Q3 are connected to the output terminal Out.

이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above in detail.

입력단자를 통해 입력된 두 입력신호(In1,In2)는 논리연산부(1)에서 논리연산되고, 이 논리연산부(1)의 연산결과는 반전 회로부(2)의 모스 트랜지스터(M5,M6)의 게이트(Gate)에 입력되어 드레인(Drain)측으로 증폭된 후, 출력제어부(3)의 바이폴라 트랜지스터(Q1)의 베이스를 구동시킴과 동시에 모스 트랜지스터(M9)의 게이트를 구동시킴으로써, 모스 트랜지스터(M9)의 드레인 측으로 증폭시켜 출력단자(Out)로 출력시킨다.The two input signals In1 and In2 inputted through the input terminal are logically operated by the logic operation unit 1, and the operation result of the logic operation unit 1 is the gate of the MOS transistors M5 and M6 of the inverting circuit unit 2. After input to Gate and amplified to the drain side, the base of the bipolar transistor Q1 of the output control section 3 is driven and the gate of the MOS transistor M9 is driven to drive the base of the MOS transistor M9. Amplified to the drain side and output to the output terminal (Out).

또한, 베이스에 입력된 구동신호에 의해 턴-온된 바이폴라 트랜지스터(Q1)의 에미터 신호는, 모스 트랜지스터(M8)의 게이트를 구동시켜 모스 트랜지스터(M8)의 드레인측으로 증폭시킨 것을 출력단자(Out)로 출력시킨다. 한편, 논리 연산부(1)의 모스 트랜지스터(M1)의 소오스(Source)는 두 입력신호(In1,In2)에 따라 논리 연산된후, 출력제어부(3)의 모스 트랜지스터(Mo)의 게이트와 출력부(4)의 바이폴라 트랜지스터 (Q2)의 베이스를 구동시키고, 상기 모스 트랜지스터(Mo)의 증폭된 신호는 드레인을 통해 출력부(4)의 바이폴라 트랜지스터(Q3)의 베이스를 구동시킴으로써 콜렉터측으로 증폭시켜 출력단자(Out)로 출력시킨다.In addition, the emitter signal of the bipolar transistor Q1 turned on by the drive signal input to the base drives the gate of the MOS transistor M8 and amplifies the drain signal of the MOS transistor M8 to the output terminal Out. To the output. On the other hand, the source of the MOS transistor M1 of the logic operation unit 1 is logically operated according to the two input signals In1 and In2, and then the gate and the output unit of the MOS transistor Mo of the output control unit 3. The base of the bipolar transistor Q2 of (4) is driven, and the amplified signal of the MOS transistor Mo is amplified to the collector side by driving the base of the bipolar transistor Q3 of the output part 4 through the drain. Output to the terminal (Out).

따라서, 최종 출력은 바이폴라 트랜지스터(Q2,Q3)에 의해 스위칭됨으로써, 고전력 즉 고전류를 구동시킬 수 있게 한 것이다.Therefore, the final output is switched by the bipolar transistors Q2 and Q3, thereby enabling to drive high power, that is, high current.

이상에서 상세히 설명한 바와 같이 본 발명은, 논리 회로를 모스 트랜지스터와 바이폴라 트랜지스터로 구성하여 고속으로 동작할수 있고, 전류구동능력을 향상시킬수 있으며, 소비전력을 절약할수 있는 효과가 있다.As described in detail above, the present invention has the effect that the logic circuit is composed of a MOS transistor and a bipolar transistor to operate at high speed, improve current driving capability, and save power consumption.

Claims (3)

두 입력신호를 받아 이를 논리조합하여 그 결과치를 출력하는 논리 연산부(1)와 상기 논리 연산부(1)의 출력신호를 반전 출력하는 반전 회로부(2)와, 상기 반전 회로부(2) 및 논리 연산부(1)에서 입력되는 신호를 받아 선택적으로 출력되도록 제어하는 출력 제어부(3)와 상기 출력제어부(3)에서 출력된 신호를 입력받아 고속으로 출력하는 출력부(4)로 구성되어, 입력값에 따른 전류를 고속 스위칭하는 것을 특징으로 하는 전류 구동능력 향상 논리회로.A logic operation unit (1) which receives two input signals and logically combines them and outputs the result values, an inversion circuit unit (2) which inverts and outputs the output signal of the logic operation unit (1), and an inversion circuit unit (2) and a logic operation unit ( It is composed of an output control unit 3 for receiving a signal input from 1) to selectively output the output control unit 3 and an output unit 4 for receiving the signal output from the output control unit 3 and outputs at high speed, according to the input value A current driving capability improvement logic circuit for switching current at high speed. 제1항에 있어서, 상기 출력제어부(3)는 전압원(VDD) 및 접지(GND) 사이에 접속되어 상기 반전회로부(2)의 출력신호에 의래 제어되는 바이폴라 트랜지스터(Q1)와; 상기 논리연산부(1)의 출력신호에 의해 온/오프 제어되는 모스 트랜지스터(M7)와; 상기 바이폴라 트랜지스터(Q1)의 에미터전위에 의해 제어되는 모스 트랜지스터(M18)와; 출력단자(Out) 및 접지(GND) 사이에 직렬 접속되어 반전 회로부(2)의 출력신호에 의해 제어되는 모스 트랜지스터(M9)와; 이 모스 트랜지스터(M9)에 직렬 접속되는 논리 연산부(1)의 출력신호에 의해 제어되는 모스 트랜지스터(Mo)로 구성함을 특징으로 하는 전류구동 능력 향상 논리회로.2. The output circuit of claim 1, wherein the output control section (3) comprises: a bipolar transistor (Q1) connected between a voltage source (VDD) and a ground (GND) and controlled by an output signal of the inversion circuit section (2); A MOS transistor M7 controlled on / off by an output signal of the logic operation unit 1; A MOS transistor M18 controlled by the emitter potential of the bipolar transistor Q1; A MOS transistor M9 connected in series between the output terminal Out and the ground GND and controlled by the output signal of the inversion circuit section 2; And a MOS transistor (Mo) controlled by an output signal of a logic calculating section (1) connected in series with the MOS transistor (M9). 제1항에 있어서, 상기 출력부(4)는 전압부(VDD) 및 접지(GND) 사이에 직렬 접속되어 논리 연산부(1)의 출력신호에 의해 제어되는 바이폴라 트랜지스터(Q2)와 이 바이폴라 트랜지스터(Q2)에 직렬 접속되어 출력제어부(3)의 모스 트랜지스터(M9)의 소오스(Source)전위에 의해 제어되는 바이폴라 트랜지스터(Q3)와 상기 양 바이폴라 트랜지스터(Q2,Q3)의 직렬 접속점을 출력단자(Out)로 접속하여 구성함을 특징으로 하는 전류구동 능력 향상 논리회로.2. The bipolar transistor (Q2) according to claim 1, wherein the output part (4) is connected in series between the voltage part (VDD) and the ground (GND) and controlled by the output signal of the logic calculating part (1). Output terminal (Out) connected in series to Q2) and connected in series between the bipolar transistor Q3 and the bipolar transistors Q2 and Q3 controlled by the source potential of the MOS transistor M9 of the output control unit 3. A circuit for improving current driving capability, comprising:
KR1019930006050A 1993-04-12 1993-04-12 Logic circuit for improving current driving capability KR960000898B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930006050A KR960000898B1 (en) 1993-04-12 1993-04-12 Logic circuit for improving current driving capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930006050A KR960000898B1 (en) 1993-04-12 1993-04-12 Logic circuit for improving current driving capability

Publications (2)

Publication Number Publication Date
KR940025173A KR940025173A (en) 1994-11-19
KR960000898B1 true KR960000898B1 (en) 1996-01-13

Family

ID=19353767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006050A KR960000898B1 (en) 1993-04-12 1993-04-12 Logic circuit for improving current driving capability

Country Status (1)

Country Link
KR (1) KR960000898B1 (en)

Also Published As

Publication number Publication date
KR940025173A (en) 1994-11-19

Similar Documents

Publication Publication Date Title
JPH10313570A (en) Igbt driving circuit
US3710271A (en) Fet driver for capacitive loads
JPH01296815A (en) Semiconductor integrated circuit
KR100301083B1 (en) Integrated Circuit Amplifier
JPH0353782B2 (en)
JPH0693615B2 (en) Driver circuit
KR960000898B1 (en) Logic circuit for improving current driving capability
JP3620089B2 (en) ECL-CMOS level converter
JP2679495B2 (en) Semiconductor circuit
JPH0318119A (en) Complementary type metallic-oxide semiconductor translator
JP2576779B2 (en) Signal output circuit
JPH05122049A (en) Output buffer circuit
KR0113957Y1 (en) Circuit for driving internal 3-state bus
JPS61112424A (en) Output buffer circuit
US6049226A (en) Level converter
JPH06268456A (en) Differential amplifier
KR0113958Y1 (en) Circuit for driving internal 3-state bus
JPS594890B2 (en) digital circuit
JP2785569B2 (en) 3-state buffer circuit
JP3050168B2 (en) Duty control circuit
JP2929869B2 (en) 3-state buffer circuit
JP2932858B2 (en) Level conversion circuit
JPH0636574A (en) Output buffer circuit for semiconductor device
JPH05268038A (en) Mos type semiconductor integrated circuit
JPH0244917A (en) Digital output circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee