KR950033886A - 통합 그래팩 기능을 갖는 중앙 처리 장치 - Google Patents

통합 그래팩 기능을 갖는 중앙 처리 장치 Download PDF

Info

Publication number
KR950033886A
KR950033886A KR1019950010897A KR19950010897A KR950033886A KR 950033886 A KR950033886 A KR 950033886A KR 1019950010897 A KR1019950010897 A KR 1019950010897A KR 19950010897 A KR19950010897 A KR 19950010897A KR 950033886 A KR950033886 A KR 950033886A
Authority
KR
South Korea
Prior art keywords
graphic data
graphics
data
graphic
instructions
Prior art date
Application number
KR1019950010897A
Other languages
English (en)
Inventor
제이. 반 후크 티모시
딘 콘 레슬리
Original Assignee
리 페치
썬 마이크로시스템스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 페치, 썬 마이크로시스템스 인코퍼레이티드 filed Critical 리 페치
Publication of KR950033886A publication Critical patent/KR950033886A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)

Abstract

팩터 및 그래픽 데이타 데이타 얼라이먼트 어드레스 오프셋을 저장하기 위하여 중앙처리장치의 징수 수행 유니트(IEU)가 그래픽 데이타 스케팅 그래픽 스테이 터스 레지스터(GSR)에 제공된다. 더욱이, 많은 그래픽 데이타 포멧을 가지는 그래픽 데이타에서, 그래픽 데이타 스케링 팩터 및 얼라이머트 어드레스 오프셋에 따라 많은 그래픽 오퍼레이션을 수행하기 위하여 중앙 처리 장치에 그래픽 수행 유니트(GRU)가 제공된다. 또한, 일실시예에 있어서, 그래픽 수행 유니트 많은 그랙픽 데이타 가상, 감상, 라운팅, 확장, 합병, 얼라이먼트, 곱셈, 로직, 비교, 및 픽셀 거리 오퍼레이션을 수행하는데 사용된다. 그래픽 데이타 오퍼레이션을 제1 및 제2 카테코리도 분류되고, 그래픽 수행유니트를 동시에 각 카테고리로 부터 한 그래픽 오퍼레이련을 수행한다. 더욱이, 또한, 본 발명의 실시예에 있어서, 징수 수행 유니트는 많은 그래픽 데이타 에지 핸들링 및 3 - 차원 어레이 어드레싱 오퍼레이션을 수행하는데 사용되는 한편, 중앙처리장치의 부하 및 저장 유니트(LSU) 또한 조건 저장 오퍼레이션을 포함하여 많은 그래픽 데이타 부하 및 저장 오퍼레이션을 수행하는데 사용된다.

Description

통합 그래픽 기능을 갖는 중앙 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이용한 일례의 그래픽 컴퓨터 시스템이 갖는 CPU를 설명하는 도면, 제6a도 내지 제6c도는 그래픽 데이타 포맷, 그래픽 명령어 포맷, 및 그래픽 명령어 그룹을 상세히 설명하는 도면, 제10a도 내지 제10b도는 그래픽 데이타 예지 핸들링 명령어를 상세히 설명하는 도면.

Claims (54)

  1. 그래픽 데이타를 위한 스케링 팩터를 저장하기 위한 그래픽 스테이터스 레지스터(GSR); 및 상기 저장된 스케링 팩터에 따라 제1분할 그래픽 데이타 포멧에서 제2분할 그래픽 데이타 포멧까지 다수의 그래팩 데이타를 동시에 각각 패킹하는 다수의 그래픽 데이타 패킹 명령어를 수행하기 위하여 상기 그래픽 스테이터스 레지스터와 연결되는 그래픽 데이타 변환회로를 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 그래픽 스테이터스 레지스는 그래픽 데이타 어드레스 얼라인먼트 오프셋을 저장하기 위하여 더 사용되고, 상기 장치는 미스얼라인드 그래픽 데이타 블록의 어드레스 및 어드레스 얼라인먼트 오프셋을 각각 계산하는 다수의 그래픽 데이타 미스얼라인드 어드레스 계산 명령어를 수행하기 위하여 상기 그래픽 스테이터스 레지스터와 연결되는 그래픽 데이타 얼라인먼트 회로를 더 포함하는 것을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 그래픽 데이타 얼라인먼트 회로는 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드 그래픽 데이타의 블록을 각각 얼라인하는 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하기 위하여 사용되는 것을 특징으로 하는 장치.
  4. 제2항에 있어서, 상기 그래픽 데이타 얼라이먼트 회로는 제1그래픽 데이타 수행 경로에 위치하고, 상기 그래픽 데이타 변환 회로는 상기 제1그래픽 데이타 수행 경로와 독립적인 제2그래픽 데이타 수행 경로에 위치하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 장치는 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고, 상기 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하기 위하여 픽셀거리 계산 회로를 더 포함하는 것을 특징으로 하는 장치.
  6. 제5항에 있어서, 상기 그래픽 데이타 얼라인먼트 회로는 제1그래픽 데이타 수행경로에 위치하고, 상기 그래픽 데이타 변환 회로 및 상기 픽셀 거리 계산 회로는 상기 제1그래픽 데이타 수행 경로와 독립적인 제2그래픽 데이타 수행 경로에 위치하는 것을 특징으로 하는 장치.
  7. 제5항에 있어서, 상기 그래픽 데이타 변환 회로 및 상기 그래픽 데이타 얼라인먼트 회로는 제1그래픽 데이타 수행 경로에 위치하고, 상기 픽셀 거리 계산 회로는 상기 제1그래픽 데이타 수행 경로와 독립적인 제2그래픽 데이타 수행 경로에 위치하는 것을 특징으로 하는 장치.
  8. 제5항에 있어서, 상기 그래픽 데이타 변환 회로는 제1그래픽 데이타 수행경로에 위치하고, 상기 픽셀 거리 계산 회로 및 상기 그래픽 데이타 얼라인먼트 회로는 상기 제1그래픽 데이타 수행 경로와 독립적인 제2그래픽 데이타 수행 경로에 위치하는 것을 특징으로 하는 장치.
  9. 제1항에 있어서, 상기 그래픽 스테이터스 레지스터 및 상기 그래픽 데이타 변환 회로는 그래픽 수행 유니트(GRU)에 위치하는 것을 특징으로 하는 장치
  10. 제9항에 있어서, 상기 장치는, 부동 소숫점 및 그래픽 데이타를 저장하기 위하여 상기 그래픽 수행 유니트와 연결되는 부동 소숫점 레지스터 파일(FPRF); 및 다수의 비그래픽 부동 소숫점 명령어를 수행하기 위하여 상기 부동 소숫점 레지스터 파일과 연결되는 부동 소숫점 수행유니트(FPU)를 더 포함하는 것을 특징으로 하는 장치.
  11. 그래픽 데이타어드레스 얼라인먼트를 저장하기 위한 그래픽 스테이터스 레지스터(GSR); 및 미스얼라인드 그래픽 데이타 블록의 어드레스 및 어드레스 얼라인먼트 오프셋을 각각 계산하는 다수의 그래픽 데이타 미스얼라인드 어드레스 계산 명령어를 수행하기 위하여 상기 그래픽 스테이터스 레지스터와 연결되는 그래픽 데이타 얼라인먼트 회로를 포함하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 그래픽 데이타 얼라인먼트 회로는 상기 저장된 어드레스 얼라이먼트 오프셋에 따라 미스얼라인드 그래픽 데이타의 블록을 각각 얼라인하는 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하기 위하여 소 엔디안 도는 대 엔디안 포멧에서 사용되는 것을 특징으로 하는 장치.
  13. 제11항에 있어서, 상기 장치는 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고, 상기 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하기 위하 여 픽셀거리 계산 회로를 더 포함하는 것을 특징으로 하는 장치.
  14. 제11항에 있어서, 상기 그래픽 데이타 얼라인먼트 회로는 제1그래픽 데이타 수행경로에 위치하고, 상기 픽셀 거리 계산회로는 상기 제1그래픽 데이타 수행 경로와 독립적인 제2그래픽 데이타 수행 경로에 위치하는 것을 특징으로 하는 하는 장치.
  15. 제11항에 있어서, 상기 그래픽 스테이터스 레지스터 및 상기 그래픽 데이타 얼라인먼트 회로는 그래픽 수행 유니트(GRU)에서 위치하는 것을 특징으로 하는 장치.
  16. 제15항에 있어서, 상기 장치는, 부동 소숫점 및 그래픽 데이타를 저장하기 위하여 상기 그래픽 수행 유니트와 연결되는 부동 소숫점 레지스터 파일(FPRF); 및 다수의 비그래픽 부동 소숫점 명령어를 수행하기 위하여 상기 부동 소숫점 레지스터 파일과 연결되는 부동 소숫점 수행 유니트(FPU)를 더 포함하는 것을 특징으로 하는 장치.
  17. 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고, 상기 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하기 위하여 픽셀 거리 계산 회로를 포함하는 것을 특징으로 하는 장치.
  18. 제17항에 있어서, 상기 픽셀 거리 계산 회로는 그래픽 수행 유니트(GRU)에 위치하는 것을 특징으로 하는 장치.
  19. 제18항에 있어서, 상기 장치는, 부동 소숫점 및 그래픽 데이타를 저장하기 위하여 상기 그래픽 수행 유니트와 연결되는 부동 소숫점 레지스터 파일(FPRF); 및 다수의 비그래픽 부동 소숫점 명령어를 수행하기 위하여 상기 부동 소숫점 레지스터 파일과 연결되는 부동 소숫점 수행 유니트(FPU)를 더 포함하는 것을 특징으로 하는 장치.
  20. 다수의 그래픽 데이타 어드레스 쌍을 위한 다수의 에지 마스크를 동시에 각각 발생하는 다수의 그래픽 데이타 에지 핸들링 명령어와, 다수의 비그래픽 정수 명령어를 수행하기 위한 정수 수행 유니트(IEu)를 포함하는 것을 특징으로 하는 장치.
  21. 제20항에 있어서, 상기 정수 수행 유니트는, 다수의 3 - 차원(3 -D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 각각 변환시키는 다수의 그래픽 데이타 3 - 차원 어레이 어드레싱 명령어를 더 포함하는 것을 특징으로 하는 장치.
  22. 제20항에 있어서, 상기 장치는, 정수 및 그래픽 데이타 어드레스를 저장하기 위한 정수 레지스터 파일(IRF)을 더 포함하는 것을 특징으로 하는 장치.
  23. 다수의 3 - 차원(3 - D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 각각 변환시키는 다수의 그래픽 데이타 3 - 차원 어레이 어드레싱 명령어 및 다수의 비그래픽 정수 명령어를 수행하기 위한 정수 수행 유니트(IEU)를 포함하는 것을 특징으로 하는 장치.
  24. 부동 소숫점 및 그래픽 데이타를 저장하기 위한 부동 소숫점 레지스터 파일(FPRF); 정수 및 그래픽 데이타 어드레스를 저장하기 위한 정수 레지스터 파일(IRF); 다수의 비그래픽 부동 소숫점 명령어를 수행하기 위하여 상부 부동 소숫점 레지스터 파일(FPRF)과 연결되는 부동 소숫점 수행 유니트(FPU); 다수의 3 - 차원(3 - D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 각각 변환하는 다수의 그래픽 데이타 3 - D 어레이 어드레싱 명령어, 다수의 그래픽 데이타 어드레스 쌍을 위한 다수의 에지 마스크를 각각 동시에 발생하는 다수의 그래픽 데이타 에지 핸들링 명령어, 및 다수의 비그래픽 정수 명령어를 수행하기 위하여 상기 정수 레지스터 파일과 연결되는 정수 수행 유니트(IEU); 및 스케링 팩터에 따라 제1분할 그래픽 데이타 포맷에서 제2분할 그래픽 데이타 포맷까지 다수의그래픽 데이타를 동시에 각각 패킹하는 다수의 그래픽 데이타 패킹 명령어, 미스얼라인드 그래픽 데이타 블록의 어드레스 및 어드레스 얼라인먼트 오프셋을 각각 계산하는 다수의 그래픽 데이타 미스얼라인드 어드레스 계산 명령어, 어드레스 얼라인먼트 오프셋에 따라 미스 얼라인드 그래픽 데이타의 블록을 각각 얼라인하는 다수의 그래픽 데이타 얼라인먼트 명령어, 및 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 상기 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하기 위하여 상기 부동 소숫점 레지스터 파일에 연결되는 그래픽 수행 유니트(GRU)를 포함하는 것을 특징으로 하는 장치.
  25. 중앙처리장치(CPU)에 의한 그래픽 명령어 수행 방법에 있어서, 그래픽 데이타를위한 스케릴 팩터를 상기 중앙처리장치 내의 그래픽 스테이터스 레지스터에 저장하는 단계; 및 상기 중앙처리장치에 위치한 저장된 그래픽 데이타 변환 회로를 사용하여 상기 저장된 스케링 팩터에 따라 제1분할 그래픽 데이타 포멧에서 제2분할 그래픽 데이타 포멧까지 다수의 그래픽 데이타를 패킹하는 다수의 그래픽 데이타 패킹 명령어를 수행하는 단계를 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  26. 제25항에 있어서, 상기 방법은, 상기 중앙처리장치에 위치한 지정된 그래픽 데이타 얼라인먼트 회로를 사용하여 미스얼란인드 그래픽 데이타 블록의 어드레스 및 어드레스 얼라인먼트 오프셋을 계산하는 다수의 그래픽 데이타 미스얼라인드 어드레서 계산 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  27. 제26항에 있어서, 상기 방법은, 상기 지정된 그래픽 데이타 얼라인먼트 회로를 사용하여 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드 그래픽 데이타를 블록을 얼라인하는 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하는 단계를 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  28. 제26항에 있어서, 상기 방법은, 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산회로를 사용하여 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  29. 제25항에 있어서, 상기 방법은, 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 사용하여 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  30. 중앙처리장치(CPU)에 의한 그래픽 명령어 수행 방법에 있어서, 상기 중앙처리장치에 위치한 지정된 그래픽 데이타 얼라인먼트 회로를 사용하여 미스얼라인드 그래픽 데이타 블록의 어드레스 및 어드레스 얼라인먼트 오프셋을 계산하는 다수의그래픽 데이타 미스얼라인드 어드레스 계산명령어를 수행하는 단계; 및 상기 중앙처리장치에 위치한 그래픽 스테이터스 레지스터(GSR)에 상기 어드레스 얼라인먼트 오프셋을 저장하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  31. 제30항에 있어서, 상기 방법은, 상기 지정된 그래픽 데이타 얼라인먼트 회로를 사용하여 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드 그래픽 데이타의 블록을 얼라인하는다수의 그래픽 데이타 얼라인먼트 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  32. 재31항에 있어서, 상기 방법은, 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 사용하여 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  33. 제30항에 있어서, 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 사용하여 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  34. 중앙처리장치(CPU)에 의한 그래픽 명령어 수행 방법에 있어서, 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 사용하여 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  35. 중앙처리장치(CPU)에 의한 그래픽 명령어 수행 방법에 있어서, 상기 중앙처리장치에 위치한 정수 수행 유니트(IEU)를 사용하여 다수의 그래픽 데이타 어드레스 쌍을 위한 다수의 에지 마스크를 동시에 발생하는 다수의 그래픽 데이타 에지 핸들링 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  36. 제35항에 있어서, 상기 방법은, 상기 정수 수행 유니트를 사용하여 다수의 3 - 차원(3 - D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 변환시키는 다수의 3 - 차원(3 - D)어레이 어드레싱 명령어를 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  37. 중앙처리장치(CPU)에 의한 그래픽 명령어 수행 방법에 있어서, 상기 CPU에 위치한 정수 유행 유니트(IEU)를 사용하여 다수의 3 - 차원(3 - D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 변환 시키는다수의 3 - 차원(3 - D)어레이 어드레싱 명령어을 수행하는 단계를 더 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  38. 중앙처리장치(CPU)에 의한 그래픽 명령어 수행 방법에 있어서, 상기 중앙처리장치에 위치한 그래픽 스테이터스 레지스터(GSR)에 그래픽 데이타를 위한 스케링 패터를 저장하는 단계; 상기 중앙처리장치의 위치한 지정된 그래픽 데이타 변환 회로를 사용하여 상기 저장된 스케링 팩터에 따라 제1분할 그래픽 데이타 포맷에서 제2분할 그래픽 데이타까지 다수의 그래픽 데이타를 패킹하는 다수의 그래픽 데이타 패킹 명령어를 수행하는 단계; 상기 중앙처리장치에 위치한 지정된 그래픽 데이타 얼라인먼트 회로를사용하여 미스얼라인드그래픽 데이타의 어드레스 및 상기 그래픽 스테이터스 레지스터로 저장되는 어드레스 얼라인먼트 오프셋을 계산하는 다수의 그래픽 데이타 미스얼라인드 어드레스 계산 명령어를 수행하는 단계; 상기 지정된 그래픽 데이타 얼라인먼트 회로를 사용하여 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드 그래픽 데이타의 블록을 얼라인하는 상기 다수의 그래픽 데이타 얼라이먼트 령령어를 수행하는 단계; 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 사용하여 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하는 단계; 상기 중앙처리장치에 위치한 정수 수행 유니트(IEU)를 사용하여 다수의 그래픽 데이타 어드레스 쌍을 위한 다수의 에지 마스크를 동시에 발생하는 가수의 그래픽 데이타 에지 핸들링 명령어를 수행하는 단계; 및 상기 정수 수행 유니트(IEU)를 사용하여 3 - 차원(3 - D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 변환시키는 다수의 3 - 차원(3 - D)어레이 어드레싱 명령어를 수행하는 단계를 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  39. 중앙처리장치에 원시 그래픽 성능 제공방법에 있어서, 그래픽 데이타를 위한 스케링 팩터를 저장하기 위하여 상기 중앙처리장치 그래픽 스테이터스 레지스터(GSR)를 제공하는 단계; 및 제1분할 그래픽 데이타 포멧에서 제2분할 그래픽 데이타 포멧까지 다수의 그래픽 데이타를 패킹하는 다수의 그래픽 데이타 패킹 명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 그래픽 데이타 변환 회로를 제공하는 단계를 포함하는 것을 특징으로하는 원시 그래픽 성능 제공방법.
  40. 제39항에 있어서, 상기 방법은, 미스얼라인드 그래픽 데이타 블록의 어드레스 및 상기 그래픽 스테이터스 레지스터에 저장되는 어드레스 얼라인먼트 오프셋을 계산하는 다수의 그래픽 데이타 미스얼라인드 어드레스 계산 명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 그래픽 데이타 얼라인먼트 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  41. 제40항에 있어서, 상기 방법은, 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드그래픽 데이타의 블록을 얼라인하는 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하기 위한 회로를 상기 지정된 그래픽 데이타 얼라인먼트 회로에 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  42. 제40항에 있어서, 상기 방법은, 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산명령어를 수행하기 위하여 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  43. 제39항에 있어서, 상기 방법은, 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산명령어를 수행하기 위하여 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  44. 중앙처리장치에 원시 그래픽 성능 제공방법에 잇어서, 미스얼라인드 그래픽 데이타 블록의 어드레스 및 어드레스 얼라인먼트 오프셋을 계산하는 다수의그래픽 데이타 미스얼라인드 어드레스 계산 명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 그래픽 데이타 얼라인먼트 회로를 제공하는 단계; 및 상기 어드레스 얼라인먼트 오프셋을 저장하기 위하여 그래픽 스테이터스 레지스터(GSR)를 제공하는 단계를 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  45. 제44항에 있어서, 상기 방법은, 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드 그래픽 데이타의 블록을 얼라인하는 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하기 위하여 지정된 그래픽 데이타 얼라인먼트 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  46. 제45항에 있어서, 상기 방법은, 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값차를 누산하는 픽셀 거리 계산명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 픽셀 거리 계산 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법
  47. 제44항에 있어서, 상기 방법은, 다수의 그래픽 데이타 쌍의 절대값 차를 동시에 계산하고 그 절대값차를 누산하는 픽셀 거리 계산명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 픽셀 거리 계산 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법
  48. 중앙처리장치(CPU)에 원시 그래픽 성능 제공방법에 있어서, 다수의 그래픽 데이타 쌍이 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 픽셀 거리 계산 회로를 제공하는 단계를 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  49. 중앙처리장치(CPU)에 원시 그래픽 성능 제공방법에 있어서, 다수의 그래픽 데이타 어드레스 쌍을 위한 다수의 에지 마스크를 동시에 발생하는 다수의 그래픽 데이타 에지 핸들링 명령어를 수행하기 위하여 상기 중앙처리장치 내의 정수 수행 유니트(IEU)에 회로를 제고하는 단계를 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  50. 제49항에 있어서, 다수의 3-차원(3-D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 변환시키는 다수의 그래픽 데이타 3-차원(3-D)어레이 어드레싱 명령어를 수행하기 위하여 상기 정수 수행 유니트(IEU)에 회로를 제공하는 단계를 더 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  51. 중앙처리장치(CPU)에 원시 그래픽 성능 제공방법에 있어서, 다수의 3-차원(3-D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 변환시키는 다수의 그래픽 데이타 3-차원(3-D)어레이 어드레싱 명령어를 수행하기 위하여 상기 중앙처리장치(CPU)내의 정수 수행 유니트(IEU)에 회로를 제공하는 단계를 포함하는 것을 특징으로 하는 그래픽 명령어 수행 방법.
  52. 중앙처리장치(CPU)에 원시 그래픽 성능 제공방법에 있어서, 그래픽 데이타를 위한 스켈링 팩터들을 저장하기 위하여 상기 중앙처리장치에 그래픽 스테이터스 레지스터를 제공하는 단계; 상기 저장된 스켈링 팩터에 따라 제1분할 그래픽 데이타 포맷에서 제2분할 그래픽 데이타 포맷까지 다수의 그래픽 데이타를 패킹하는 다수의 그래픽 데이타 패킹 명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 그래픽 데이타 변환회로를 제공하는 단계; 미스얼라인드 그래픽 데이타 블록의 어드레스 및 상기 그래픽 스테이터스 레지스터에 저장되는 어드레스 얼라인먼트 오프셋을 계산하는 다수의 그래픽 데이타 얼라인드 어드레스 계산 명령어를 수행하기 위하여 상기 중앙처리장치에 지정된 그래픽 데이타 얼라인먼트 회로를 제공하는 단계; 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 미스얼라인드 그래픽 데이타의 블록을 얼라인시키는 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하기 위하여 상기 지정된 그래픽 데이타 얼라인먼트 회로에 회로를 제공하는 단계; 다수의 그래픽 데이타 쌍이 절대값 차를 동시에 계산하고 그 절대값 차를 누산하는 픽셀 거리 계산 명령어를 수행하기 위하여 상기 중앙처리장치에 위치한 지정된 픽셀 거리 계산 회로를 제공하는 단계; 다수의 그래픽 데이타 어드레스 쌍을 위한 다수의 에지 마스크를 동시에 발생하는 다수의 그래픽 데이타 에지 핸들링 명령어를 수행하기 위하여 상기 중앙처리장치 내의 정수 수행 유니트(IEU)에 회로를 제공하는 단계; 및 다수의 3-차원(3-D)그래픽 데이타 어레이 고정 소숫점 어드레스를 블록화 바이트 어드레스로 변환시키는 다수의 그래픽 데이타 3-차원(3-D)어레이 어드레싱 명령어를 수행하기 위하여 상기 정수 수행 유니트(IEU)에 회로를 제공하는 단계를 포함하는 것을 특징으로 하는 원시 그래픽 성능 제공방법.
  53. 비그래픽 및 그래픽 명령어 및 데이타를 저장하기 위한 메모리 유니트, 부동 소숫점 및 그래픽 데이타를 저장하기 위하여 부동 소숫점 레지스터 파일(FPRF)을 갖는 상기 메모리 유니트에 연결되는 중앙처리장치(CPU),상기 비그래픽 명령어의 부동 소숫점 오퍼레이션을 수행하기 위한 부동 소숫점 수행 유니트(FPU), 상기 부동 소숫점 레지스터 파일 메모리 유니트간에 그래픽 데이타를 로딩시키고 저장시키기 위한 부하 및 저장 유니트(LSU)를 구비하는 컴퓨터 시스템에서 미스얼라인드 그래픽 데이타를 얼라인 시키기 위한 장치에 있어서, a)상기 부동 소숫점 레지스터 파일 및 다수의 분할 포맷 내의 상기 메모리 유니트에 조직화되어 저장되어있는 그래픽 데이타를 위한 어드레스 얼라인면트 오프셋을 저장하기 위하여 상기 중앙처리장치와 일체화된 그래픽 스테이터스 레지스터(GSR); 및 b)다수의 그래픽 데이타 미스얼라인드 어드레스 계산 명령어 및 상기 그래픽 명령어의 다수의 그래픽 데이타 얼라인먼트 명령어를 수행하기 위한 상기 그래픽 스테이터스 레지스터 및 상기 부동 소숫점 레지스터 파일과 연결되고, 상기 중앙처리장치와 일체화된 그래픽 데이타 얼라인머트 수단을 포함하되, 상기 그래픽 데이타 미스얼라인드 어드레스 계산 명령어는 상기 부하 및 저장 유니트를 사용하여 상기 메모리로부터 상기 부동 소숫점 레지스터 파일로 로딩되는 미스얼라인드 그래픽 데이타의 어드레스 및 어드레스 얼라인먼트 오프셋을 계산하고, 상기 그래픽 데이타 얼라인먼트 명령어는 상기 저장된 어드레스 얼라인먼트 오프셋에 따라 상기 부동 소숫점 레지스터 파일에 저장된 미스얼라인 그래픽 데이타의 블록을 얼라인하고, 상기 부하 및 저장 유니트를 사용 상기 얼라인된 그래픽 데이타의 블록은 상기 부동 소숫점 레지스터 파일에서 상기 메모리 유니트로 저장되어지는 것을 특징으로 하는 얼라인 장치.
  54. 비그래픽 및 그래픽 명령어 및 데이타를 저장하기 위한 메모리 유니트, 부동 소숫점 및 그래픽 데이타를 저장하기 위하여 부동 소숫점 레지스터 파일(FPRF)을 갖는 상기 메모리 유니트에 연결되는 중앙처리장치(CPU), 상기 비그래픽 명령어의 부동 소숫점 오퍼레이션을 수행하기 위한 부동 소숫점 수행 유니트(FPU), 상기 부동 소숫점 레지스터 파일 메모리 유니트간에 그래픽 데이타를 로딩시키고 저장 시키기 위한 부하 및 저장 유니트(LSU)를 구비하는 컴퓨터 시스템에서 미스얼라인드 그래픽 데이타를 얼라인시키기 위한 방법에 있어서, a)상기 부하 및 저장 유니트를 사용하여 상기 메모리에서 상기 부동 소숫점 레지스터 파일로 미스얼라인드 그래픽 데이타의 블록을 로딩하는 계; b)상기 부동 소숫점 수행 유니트와 독립하여 상기 중앙처리장치와 일체화된 그래픽 데이타 얼라인먼트 수단을 사용하여, c)상기 부동 소숫점 수행 유니트와 독립한 상기 그래픽 데이타 얼라인먼트 수단을 사용하여 상기 계산된 얼라인먼트 어드레스 및 상기 저장된 얼라인먼트 어드레스 오프셋에 따라 상기 미스얼라인드 그래픽 데이타를 얼라인시키는 단계; 및 d)상기 부하 및 저장 유니트를 사용하여 상기 부동 소숫점 레지스터 파일에서 상기 메모리로 상기 얼라인된 그래픽 데이타의 블록을 다시 저장하는 단계를 포함하는 것을 특징으로 하는 얼라인 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950010897A 1994-04-29 1995-04-29 통합 그래팩 기능을 갖는 중앙 처리 장치 KR950033886A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/236,572 1994-04-29
US08/236,572 US5734874A (en) 1994-04-29 1994-04-29 Central processing unit with integrated graphics functions

Publications (1)

Publication Number Publication Date
KR950033886A true KR950033886A (ko) 1995-12-26

Family

ID=22890060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010897A KR950033886A (ko) 1994-04-29 1995-04-29 통합 그래팩 기능을 갖는 중앙 처리 장치

Country Status (5)

Country Link
US (3) US5734874A (ko)
EP (1) EP0680013B1 (ko)
JP (1) JPH0844880A (ko)
KR (1) KR950033886A (ko)
DE (1) DE69527674D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245628B1 (ko) * 1997-04-03 2000-03-02 홍성식 폐오일히터기의 연료탱크 및 공기분무노즐

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396504B1 (en) * 1994-04-29 2002-05-28 Sun Microsystems, Inc. Graphical image data reformatting method and apparatus
EP1265132A3 (en) 1994-12-02 2005-02-09 Intel Corporation Microprocessor with packing operation of composite operands
US5790126A (en) * 1995-01-03 1998-08-04 Microsoft Corporation Method for rendering a spline for scan conversion of a glyph
US5798753A (en) * 1995-03-03 1998-08-25 Sun Microsystems, Inc. Color format conversion in a parallel processor
US5966529A (en) * 1995-05-15 1999-10-12 Zsp Corporation Processor having auxiliary operand register file and complementary arrangements for non-disruptively performing adjunct execution
US7483935B2 (en) * 1995-08-16 2009-01-27 Microunity Systems Engineering, Inc. System and method to implement a matrix multiply unit of a broadband processor
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US6295599B1 (en) * 1995-08-16 2001-09-25 Microunity Systems Engineering System and method for providing a wide operand architecture
US6643765B1 (en) * 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US7301541B2 (en) * 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US5953241A (en) * 1995-08-16 1999-09-14 Microunity Engeering Systems, Inc. Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction
US7395298B2 (en) * 1995-08-31 2008-07-01 Intel Corporation Method and apparatus for performing multiply-add operations on packed data
US6385634B1 (en) * 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
US5872729A (en) * 1995-11-27 1999-02-16 Sun Microsystems, Inc. Accumulation buffer method and apparatus for graphical image processing
US5933160A (en) * 1995-11-27 1999-08-03 Sun Microsystems High-performance band combine function
US5940859A (en) 1995-12-19 1999-08-17 Intel Corporation Emptying packed data state during execution of packed data instructions
US6792523B1 (en) 1995-12-19 2004-09-14 Intel Corporation Processor with instructions that operate on different data types stored in the same single logical register file
US6487308B1 (en) * 1996-05-22 2002-11-26 Compaq Computer Corporation Method and apparatus for providing 64-bit YUV to RGB color conversion
US5850227A (en) * 1996-12-20 1998-12-15 Compaq Computer Corporation Bit map stretching using operand routing and operation selective multimedia extension unit
US6182188B1 (en) * 1997-04-06 2001-01-30 Intel Corporation Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture
US5886712A (en) * 1997-05-23 1999-03-23 Sun Microsystems, Inc. Data channel extraction in a microprocessor
US5880746A (en) * 1997-06-20 1999-03-09 Sun Microsystems, Inc. Apparatus for forming a sum in a signal processing system
US5872965A (en) * 1997-06-30 1999-02-16 Sun Microsystems, Inc. System and method for performing multiway branches using a visual instruction set
US6260137B1 (en) * 1997-09-12 2001-07-10 Siemens Aktiengesellschaft Data processing unit with digital signal processing capabilities
US7197625B1 (en) * 1997-10-09 2007-03-27 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US5933650A (en) * 1997-10-09 1999-08-03 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US5864703A (en) 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US6108007A (en) * 1997-10-09 2000-08-22 Silicon Graphics, Inc. Method, system, and computer program product for increasing interpolation precision using multi-channel texture mapping
US6061782A (en) * 1997-11-29 2000-05-09 Ip First Llc Mechanism for floating point to integer conversion with RGB bias multiply
EP3073388A1 (en) 1998-03-18 2016-09-28 Koninklijke Philips N.V. Data processing device and method of computing the cosine transform of a matrix
US6377970B1 (en) * 1998-03-31 2002-04-23 Intel Corporation Method and apparatus for computing a sum of packed data elements using SIMD multiply circuitry
US7395302B2 (en) * 1998-03-31 2008-07-01 Intel Corporation Method and apparatus for performing horizontal addition and subtraction
US7392275B2 (en) * 1998-03-31 2008-06-24 Intel Corporation Method and apparatus for performing efficient transformations with horizontal addition and subtraction
US6326984B1 (en) * 1998-11-03 2001-12-04 Ati International Srl Method and apparatus for storing and displaying video image data in a video graphics system
US6798417B1 (en) 1999-09-23 2004-09-28 International Business Machines Corporation Just in time graphics dispatching
JP2001175696A (ja) * 1999-12-15 2001-06-29 Nec Corp Ｃａｄデータの圧縮方法及びその装置
US6591361B1 (en) 1999-12-28 2003-07-08 International Business Machines Corporation Method and apparatus for converting data into different ordinal types
US6857061B1 (en) * 2000-04-07 2005-02-15 Nintendo Co., Ltd. Method and apparatus for obtaining a scalar value directly from a vector register
US6859862B1 (en) 2000-04-07 2005-02-22 Nintendo Co., Ltd. Method and apparatus for software management of on-chip cache
US6701424B1 (en) * 2000-04-07 2004-03-02 Nintendo Co., Ltd. Method and apparatus for efficient loading and storing of vectors
US6791564B1 (en) 2000-05-05 2004-09-14 Ipfirst, Llc Mechanism for clipping RGB value during integer transfer
US6778136B2 (en) * 2001-12-13 2004-08-17 Sirf Technology, Inc. Fast acquisition of GPS signal
FR2818145B1 (fr) * 2000-12-18 2003-11-28 Oreal Compositions cosmetiques antisolaires a base d'un melange synergetique de filtres et utilisations
US7599981B2 (en) * 2001-02-21 2009-10-06 Mips Technologies, Inc. Binary polynomial multiplier
US7711763B2 (en) * 2001-02-21 2010-05-04 Mips Technologies, Inc. Microprocessor instructions for performing polynomial arithmetic operations
US7162621B2 (en) 2001-02-21 2007-01-09 Mips Technologies, Inc. Virtual instruction expansion based on template and parameter selector information specifying sign-extension or concentration
US7181484B2 (en) * 2001-02-21 2007-02-20 Mips Technologies, Inc. Extended-precision accumulation of multiplier output
US7253818B2 (en) * 2001-08-07 2007-08-07 Ati Technologies, Inc. System for testing multiple devices on a single system and method thereof
US7016418B2 (en) * 2001-08-07 2006-03-21 Ati Technologies, Inc. Tiled memory configuration for mapping video data and method thereof
US6828987B2 (en) * 2001-08-07 2004-12-07 Ati Technologies, Inc. Method and apparatus for processing video and graphics data
US7051168B2 (en) * 2001-08-28 2006-05-23 International Business Machines Corporation Method and apparatus for aligning memory write data in a microprocessor
AU2002339867A1 (en) 2001-09-04 2003-03-18 Microunity Systems Engineering, Inc. System and method for performing multiplication
US7430578B2 (en) * 2001-10-29 2008-09-30 Intel Corporation Method and apparatus for performing multiply-add operations on packed byte data
US20030101280A1 (en) * 2001-11-27 2003-05-29 Chiu Kenneth Y. Fast jump address algorithm
US6986023B2 (en) * 2002-08-09 2006-01-10 Intel Corporation Conditional execution of coprocessor instruction based on main processor arithmetic flags
US7392368B2 (en) * 2002-08-09 2008-06-24 Marvell International Ltd. Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements
AU2003256870A1 (en) * 2002-08-09 2004-02-25 Intel Corporation Multimedia coprocessor control mechanism including alignment or broadcast instructions
JP3855270B2 (ja) * 2003-05-29 2006-12-06 ソニー株式会社 アンテナ実装方法
US8190669B1 (en) 2004-10-20 2012-05-29 Nvidia Corporation Multipurpose arithmetic functional unit
CN101849227A (zh) 2005-01-25 2010-09-29 透明信息技术有限公司 在单片构造的硅芯片上采用多个图形核心的图形处理和显示系统
US8037119B1 (en) * 2006-02-21 2011-10-11 Nvidia Corporation Multipurpose functional unit with single-precision and double-precision operations
US8051123B1 (en) * 2006-12-15 2011-11-01 Nvidia Corporation Multipurpose functional unit with double-precision and filtering operations
US8106914B2 (en) * 2007-12-07 2012-01-31 Nvidia Corporation Fused multiply-add functional unit
US8633936B2 (en) * 2008-04-21 2014-01-21 Qualcomm Incorporated Programmable streaming processor with mixed precision instruction execution
US8604946B2 (en) * 2011-04-08 2013-12-10 Panasonic Corporation Data processing device and data processing method
WO2014105011A1 (en) 2012-12-26 2014-07-03 Intel Corporation Coalescing adjacent gather/scatter operations
US9779471B2 (en) 2014-10-01 2017-10-03 Qualcomm Incorporated Transparent pixel format converter
US10942257B2 (en) 2016-12-31 2021-03-09 Innovusion Ireland Limited 2D scanning high precision LiDAR using combination of rotating concave mirror and beam steering devices
US11803377B2 (en) * 2017-09-08 2023-10-31 Oracle International Corporation Efficient direct convolution using SIMD instructions
CN111080029B (zh) * 2019-12-26 2022-09-06 山东大学 基于多路段时空相关的城市交通路段速度预测方法及系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882683B1 (en) * 1987-03-16 1995-11-07 Fairchild Semiconductor Cellular addrssing permutation bit map raster graphics architecture
US4965752A (en) * 1987-04-24 1990-10-23 Intel Corporation Spatial transformation of node points in computer graphics using vector differences between their spatial coordinates
EP0303752B1 (en) * 1987-08-20 1993-06-02 International Business Machines Corporation Memory access control device in a mixed data format system
US4845663A (en) * 1987-09-03 1989-07-04 Minnesota Mining And Manufacturing Company Image processor with free flow pipeline bus
US5254979A (en) * 1988-03-12 1993-10-19 Dupont Pixel Systems Limited Raster operations
US5187795A (en) * 1989-01-27 1993-02-16 Hughes Aircraft Company Pipelined signal processor having a plurality of bidirectional configurable parallel ports that are configurable as individual ports or as coupled pair of ports
US5081698A (en) * 1989-02-14 1992-01-14 Intel Corporation Method and apparatus for graphics display data manipulation
US5157388A (en) * 1989-02-14 1992-10-20 Intel Corporation Method and apparatus for graphics data interpolation
GB8909498D0 (en) * 1989-04-26 1989-06-14 British Telecomm Motion estimator
US5001662A (en) * 1989-04-28 1991-03-19 Apple Computer, Inc. Method and apparatus for multi-gauge computation
US5546551A (en) * 1990-02-14 1996-08-13 Intel Corporation Method and circuitry for saving and restoring status information in a pipelined computer
US5241636A (en) * 1990-02-14 1993-08-31 Intel Corporation Method for parallel instruction execution in a computer
EP0485776A3 (en) * 1990-11-15 1993-07-07 Motorola Inc. A method for executing graphics pixel packing instructions in a data processor
US5268995A (en) * 1990-11-21 1993-12-07 Motorola, Inc. Method for executing graphics Z-compare and pixel merge instructions in a data processor
JP3316851B2 (ja) * 1991-07-08 2002-08-19 セイコーエプソン株式会社 シングル・チップ・ページ・プリンタ・コントローラ
US5493687A (en) * 1991-07-08 1996-02-20 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
JP3366633B2 (ja) * 1991-11-27 2003-01-14 セイコーエプソン株式会社 ピクセル変更システム及びピクセル変更方法
US5574872A (en) * 1991-12-10 1996-11-12 Intel Corporation Method and apparatus for controlling the saving of pipelines in pipelined processors during trap handling
DE69326705T2 (de) * 1992-02-14 2000-04-27 Motorola Inc Verfahren und Anordnung zur Feststellung der Befehlsablauffolge in einem Datenverarbeitungssystem
GB2265065B (en) * 1992-03-02 1995-08-16 Sony Broadcast & Communication Motion compensated image processing
WO1994008287A1 (en) * 1992-09-29 1994-04-14 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5604909A (en) * 1993-12-15 1997-02-18 Silicon Graphics Computer Systems, Inc. Apparatus for processing instructions in a computing system
US5592679A (en) * 1994-11-14 1997-01-07 Sun Microsystems, Inc. Apparatus and method for distributed control in a processor architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245628B1 (ko) * 1997-04-03 2000-03-02 홍성식 폐오일히터기의 연료탱크 및 공기분무노즐

Also Published As

Publication number Publication date
EP0680013A2 (en) 1995-11-02
US5933157A (en) 1999-08-03
US5734874A (en) 1998-03-31
EP0680013A3 (en) 1997-04-02
EP0680013B1 (en) 2002-08-07
JPH0844880A (ja) 1996-02-16
US5938756A (en) 1999-08-17
DE69527674D1 (de) 2002-09-12

Similar Documents

Publication Publication Date Title
KR950033886A (ko) 통합 그래팩 기능을 갖는 중앙 처리 장치
CN110688157B (zh) 一种计算装置及计算方法
US8074058B2 (en) Providing extended precision in SIMD vector arithmetic operations
US4675809A (en) Data processing system for floating point data having a variable length exponent part
US6385713B2 (en) Microprocessor with parallel inverse square root logic for performing graphics function on packed data elements
US5720019A (en) Computer graphics system having high performance primitive clipping preprocessing
US4689738A (en) Integrated and programmable processor for word-wise digital signal processing
CN101802779B (zh) 具有可重新组构的浮点单元的处理器
US5862066A (en) Methods and apparatus for fast check of floating point zero or negative zero
KR910010301A (ko) 명령 지정방법 및 실행장치
JP2019008421A (ja) 処理方法、プログラム、情報処理装置、および画像処理装置
US6026486A (en) General purpose processor having a variable bitwidth
US6301651B1 (en) Method and apparatus for folding a plurality of instructions
JP4402654B2 (ja) Ｓｉｍｄデータ処理システムにおける結果区分化
CN104169866A (zh) 运算处理装置以及运算处理装置的控制方法
JPH02195429A (ja) 情報処理装置
CN102110283A (zh) 并行且矢量化的gilbert-johnson-keerthi图形处理
WO2021078209A1 (zh) 用于转换数据类型的转换器、芯片、电子设备及其方法
CN104239001A (zh) 至少一个处理流水线中的操作数生成
CN111260070A (zh) 运算方法、装置及相关产品
EP1785863A2 (en) A divider comprising a carry save adder and a full adder
JPH07110769A (ja) Ｖｌｉｗ型計算機
EP0333306B1 (en) Single chip integrated circuit digital signal processor with a slow or fast mode of operation
JP3088956B2 (ja) 演算装置
JP3787951B2 (ja) コード変換方法及びこれを用いたコード変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application