Claims (7)
소자분리를 위한 필드산화막과 게이트산화막과 게이트전극 및 게이트전극 양측의 반도체기판에 소오스전극 및 드레인전극이 형성되어 있는 반도체기판의 전표면에 제1절연막을 형성하는 공정과, 상기 제1절연막상에 상기 드레인전극과 연결되는 비트라인을 형성하는 공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정고, 상기 제2절연막상에 제2절연막과 식각선택비차가 있는 물질로 식각장벽층을 형성하는 공정과, 상기 소오스 전극상의 식각장벽층에서 제1절연막까지 순차적으로 제거하여 상기 소오스전극을 노출시키는 전하보존전극 콘택홀을 형성하는 공정과, 상기 전하보존전극 콘택홀의 측벽에서 상기 제2절연막의 상측 표면 보다 낮은 절연스페이서를 형성하는 공정을 구비하는 반도체소자의 캐패시터 제조방법.Forming a first insulating film on the entire surface of the semiconductor substrate having source and drain electrodes formed on the semiconductor substrates on both sides of the field oxide film, the gate oxide film, the gate electrode and the gate electrode for device isolation; Forming a bit line connected to the drain electrode; forming a second insulating layer on the entire surface of the structure; and forming an etch barrier layer on the second insulating layer with a material having an etching selectivity difference with the second insulating layer. Forming a charge storage electrode contact hole exposing the source electrode by sequentially removing the etching barrier layer from the etch barrier layer on the source electrode to the first insulating layer; and forming a charge storage electrode contact hole on the sidewall of the charge storage electrode contact hole. A method for manufacturing a capacitor of a semiconductor device, comprising the step of forming an insulating spacer lower than an upper surface of the substrate.
제1항에 있어서, 상기 제1절연막을 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein said first insulating film is formed of an oxide film.
제1항에 있어서, 상기 제2절연막을 BPSG 단일막이나 USG/BPSG의 적측막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein said second insulating film is formed of a BPSG single film or a red film of USG / BPSG.
제1항에 있어서, 상기 식각장벽층을 질화막이나 실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the etching barrier layer is formed of a nitride film or a silicon film.
소자분리를 위한 필드산화막과 게이트산하막과 게이트전극 및 게이트전극 양측의 반도체기판에 소오스전극 및 드레인전극이 형성되어 있는 반도체기판상에 상기 소오스전극을 노출시키는 콘택홀이 형성되어 있는 제1절연막 패턴을 형성하는 공정과, 상기 콘택홀을 메우는 도전층 패턴으로된 접촉플러그를 형성하는 공정과, 상기 구조의 전표면에 평탕화를 위한 제2절연막을 형성하는 공정과, 상기 제2절연막상에 제2절연막과 식각선택비차가 있는 물질로 식각장벽층을 형성하는 공정과, 상기 접촉플러그를 노출시키기 위한 전하보존전극 콘택 마스크를 상기 제1절연막 패턴 상부의 식각장벽층상에 형성하는 공정과, 상기 전하보존전극 콘택 마스크에 의해 노출되어 있는 식각장벽층 및 제2절연막을 순차적으로 제거하여 상기 접촉플러그를 노출시키는 전하보존전극콘택홀을 형성하는 공정과, 상기 전하보존전극 콘택홀의 측벽에서 상기 제2절연막의 상측 표면 보다 낮은 절연 스페이서를 형성하는 공정과, 상기 구조의 전표면에 제1도전층을 형성하여 전하보존전극 콘택홀을 메우는 공정과, 상기 전하보존전극 콘택홀 상부의 제1도전층상에 회생막 패턴을 형성하고 회생막 패턴에 의해 노출되어 있는 제1도전층을 제거하여 제1도전층 패턴들을 고립시키는 공정과, 상기 회생막 패턴의 측벽에 원동형상의 제2도전층 패턴을 형성하여 상기 제1도전층 패턴과 연결시키는 공정과, 상기 회생막 패턴을 제거하는 공정을 구비하는 반도체소자의 캐패시터 제조방법.A first insulating film pattern having contact holes for exposing the source electrode on a semiconductor substrate having a source electrode and a drain electrode formed on the semiconductor substrates on both sides of the field oxide layer, the gate underlayer, and the gate electrode for device isolation. Forming a contact plug having a conductive layer pattern filling the contact hole, forming a second insulating film for leveling on the entire surface of the structure, and forming a second insulating film on the second insulating film. (2) forming an etch barrier layer with a material having an etching selectivity difference between the insulating layer, and forming a charge storage electrode contact mask on the etch barrier layer above the first insulating layer pattern to expose the contact plug; The etch barrier layer and the second insulating layer exposed by the storage electrode contact mask are sequentially removed to expose the contact plug. Forming a charge storage electrode contact hole, forming an insulating spacer lower than an upper surface of the second insulating film on the sidewall of the charge storage electrode contact hole, and forming a first conductive layer on the entire surface of the structure Filling the storage electrode contact hole, and forming a regenerative film pattern on the first conductive layer on the charge storage electrode contact hole, and removing the first conductive layer exposed by the regenerative film pattern to isolate the first conductive layer patterns. And forming a circular conductive second conductive layer pattern on the sidewall of the regenerative film pattern, connecting the first conductive layer pattern to the first conductive layer pattern, and removing the regenerative film pattern. Way.
제5항에 있어서, 상기 접촉플러그와 제1 및 제2도전층을 실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 5, wherein the contact plug and the first and second conductive layers are formed of silicon.
제5항에 있어서, 상기 회생막 패턴을 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 5, wherein the regenerative film pattern is formed of an oxide film.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.