KR950022320A - Toggle prevention circuit of voice multiple processing unit - Google Patents

Toggle prevention circuit of voice multiple processing unit Download PDF

Info

Publication number
KR950022320A
KR950022320A KR1019930031723A KR930031723A KR950022320A KR 950022320 A KR950022320 A KR 950022320A KR 1019930031723 A KR1019930031723 A KR 1019930031723A KR 930031723 A KR930031723 A KR 930031723A KR 950022320 A KR950022320 A KR 950022320A
Authority
KR
South Korea
Prior art keywords
identification signal
detected
clock
toggle
output
Prior art date
Application number
KR1019930031723A
Other languages
Korean (ko)
Other versions
KR970009463B1 (en
Inventor
이정인
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930031723A priority Critical patent/KR970009463B1/en
Publication of KR950022320A publication Critical patent/KR950022320A/en
Application granted granted Critical
Publication of KR970009463B1 publication Critical patent/KR970009463B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Television Receiver Circuits (AREA)

Abstract

본 발명은 방송형태 식별을 위한 ID신호의 검출시에 잡음 등으로 인한 오동작을 방지할 수 있도록 한 음성다중 처리 장치의 토글 방지 회로에 관한 것으로, 검출된 식별신호가 스테레오 방송일때 검출된 식별 신호와 외부 클럭에 의거해 업-카운트 하여 소정의 시간후에 일측 출력 단자를 통해 검출된 식별신호를 매트릭스에 제공하는 제1수단과, 검출된 식별신호가 2개국어 방송일 때 검출된 식별신호와 외부클럭에 의거해 업-카운터하여 소정의 시간후에 일측 출력단자를 통해 검출된 식별신호를 매트릭스에 제공하는 제2수단과, 검출된 식별신호가 모노 방송일 때, 검출된 식별신호와 외부클럭에 의거해 다운-카운트 하여 소정의 시간후에 제1 및 제2수단의 타측 출력단자를 통해 검출된 식별신호를 매트릭스에 제공하는 제3수단을 구비함으로서, 약신호 또는 잡음등으로 인한 방송상태 검출신호의 레벨변동이 매트릭스에 인가되는 것을 차단하여 이로인항 매트릭스이 오동작에 의해 야기되는 모드의 순간적인 변동현상을 방지한 것이다.The present invention relates to a toggle prevention circuit of a voice multiple processing apparatus capable of preventing a malfunction due to noise or the like when detecting an ID signal for identification of a broadcast type. The present invention relates to an identification signal detected when the detected identification signal is a stereo broadcast. First means for up-counting based on an external clock and providing an identification signal detected through one output terminal to the matrix after a predetermined time; and to the identification signal and external clock detected when the detected identification signal is a bilingual broadcast. Second means for up-counting and providing an identification signal detected through one output terminal to the matrix after a predetermined time, and when the detected identification signal is a mono broadcast, down-based on the detected identification signal and external clock. Third means for counting and providing the identification signal detected through the other output terminal of the first and second means to the matrix after a predetermined time, Or the level variation of the broadcasting state detection signals due to noise and so on will to a block to be applied to the matrix which prevents the mode from instantaneous change of developer caused by inhang maeteurikseuyi malfunction.

Description

음성다중 처리장치의 토글 방지회로Toggle prevention circuit of voice multiple processing unit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따른 음성다중 처리장치의 토글 방지회로의 논리회로도.1 is a logic circuit diagram of a toggle prevention circuit of a voice multiple processing apparatus according to the present invention.

제2도는 제1도에 도시된 본 발명에 따른 토글 방지회로가 음성다중 처리장치에 채용된 구조를 개략적으로 보여주는 블럭구성도.2 is a block diagram schematically showing a structure in which a toggle prevention circuit according to the present invention shown in FIG.

Claims (9)

검출된 방송형태 식별신호에 의거하여 매트릭스를 구동제어 함으로서 모노, 스테레오 및 2개국어 방송에 대한 신호처리을 수행하는 음성다중 처리장치의 토글 방지회로에 있어서, 상기 검출된 식별신호와 외부 클럭에 의거해 업-다운 카운트하여 소정의 시간후에 상기 검출된 식별신호를 상기 매트릭스에 제공하는 수단으로 이루어진 음성다중 처리장치의 토글 방지회로.A toggle prevention circuit of a voice multiple processing apparatus which performs signal processing for mono, stereo, and bilingual broadcasting by driving and controlling a matrix based on a detected broadcast type identification signal, wherein the toggle signal is based on the detected identification signal and an external clock. And a means for up-down counting and providing said detected identification signal to said matrix after a predetermined time. 제1항에 있어서, 상기 업-다운 카운트의 출력이 미리 설정된 소정값이 되면 기억소자에 그 상태를 기억시키고, 상기 업-다운 카운트의 출력이 다른 설정값이 될 때까지 그 상태를 유지하는 수단을 더욱 포함하여 이루어진 것을 특징으로 하는 음성다중 처리장치의 토글 방지회로.2. The apparatus of claim 1, further comprising: means for storing the state in a memory device when the output of the up-down count reaches a predetermined value, and maintaining the state until the output of the up-down count reaches another set value. Toggle prevention circuit of the multiplex voice processing device, characterized in that further comprises. 제1항 또는 제2항에 있어서, 상기 업-다운 카운트의 출력이 소정값에 도달하면 업 또는 다운 클럭이 발생되지 않도록 상기 외부클럭을 제어하는 수다을 더욱 포함하여 이루어진 것을 특징으로 하는 음성다중 처리장치의 토글 방지회로.The apparatus of claim 1 or 2, further comprising a chatter for controlling the external clock so that an up or down clock does not occur when the output of the up-down count reaches a predetermined value. Toggle protection circuit. 검출된 방송형태 식별신호에 의거하여 매트릭스를 구동제어 함으로서 모노, 스테레오 및 2개국어 방송에 대한 신호처리를 수행하는 음성다중 처리장치의 토글 방지회로에 있어서, 상기 검출된 식별신호가 상기 스테레오 방송일 때, 상기 검출된 식별신호와 외부클럭에 의거해 업-카운트하여 소정의 시간후에 일측출력 단자를 통해 상기 검출된 식별신호를 상기 매트릭스에 제공하는 제1수단과; 상기 검출된 식별신호가 상기 2개국어 방송일 때, 상기 검출된 식별신호와 외부클러거에 의거해 업-카운트하여 소정의 시간후에 일측출력 단자를 통해 상기 검출된 식별신호를 상기 매트릭스에 제공하는 제2수단과; 상기 검출된 식별신호가 상기 모노 방송일 때, 상기 검출된 식별 신호와 외부클럭에 의거해 다운-카운트하여 소정의 시간후에 상기 제1및 제2수단의 타측 출력단자를 통해 상기 검출된 식별신호를 상기 매트릭스에 제공하는 제3수단으로 이루어진 음성다중 처리 장치의 토글 방지회로.A toggle prevention circuit of a voice multiple processing apparatus which performs signal processing for mono, stereo, and bilingual broadcasting by driving and controlling a matrix based on a detected broadcasting type identification signal, wherein the detected identification signal is the stereo broadcasting. First means for up-counting based on the detected identification signal and an external clock to provide the detected identification signal to the matrix via one output terminal after a predetermined time; When the detected identification signal is the bilingual broadcast, up-counting based on the detected identification signal and an external trigger to provide the detected identification signal to the matrix via one output terminal after a predetermined time. Means; When the detected identification signal is the mono broadcast, the detected identification signal is down-counted based on the detected identification signal and an external clock, and the detected identification signal is output through the other output terminal of the first and second means after a predetermined time. A toggle prevention circuit of a voice multiplexing device, comprising a third means provided to a matrix. 제4항에 있어서, 상기 제1 및 제2수단은 각각, 상기 검출된 식별신호, 이 식별신호의 반전신호 및 회부클럭을 입력으로 하여 상기 업-카운트 및 사익 다운-카운트를 위한 클럭 신호를 발생하는 클럭 생성부와; 복수의 출력단자를 구비하여 상기 클럭 생성부로 부터의 클럭신호에 의거하여 상기 업-다운 카운트를 수행하는 카운터와; 상기 카운터의 복수의 출력단자에 접속되어 레벨의 상태 유지를 제어하는 레벨상태 제어수단과; 상기 레벨상태 제어수단으로 부터의 출력신호와 기준클럭을 입력으로 하여 업 또는 다운 클럭의 발생을 제어하는 클럭제어수단과; 상기 레벨상태 제어수단의 출력측에 접속된 플립플롭 및 이 플립플롭의 일측 출력단자에 접속된 반전수단으로 이루어진 것을 특징으로 하는 음성다중 처리 장치의 토글 방지회로.5. The apparatus according to claim 4, wherein the first and second means respectively input the detected identification signal, the inversion signal of the identification signal and the external clock to generate clock signals for the up-count and the sound down-count, respectively. A clock generator; A counter having a plurality of output terminals configured to perform the up-down count based on a clock signal from the clock generator; Level state control means connected to a plurality of output terminals of the counter to control the state maintenance of the level; Clock control means for controlling the generation of an up or down clock by inputting an output signal and a reference clock from the level state control means; And a flip-flop connected to an output side of said level state control means and an inverting means connected to one output terminal of said flip-flop. 제5항에 있어서, 상기 제3수단은 상기 각 플립플롭의 타측 출력단자에 그의 일측 및 차특 입력단자가 접속된 낸드게이트를 포함하는 것을 특징으로 하는 음성다중 처리 장치의 토글 방지회로.6. The toggle prevention circuit of claim 5, wherein the third means comprises a NAND gate connected to the other output terminal of each of the flip-flops, and one side and a special input terminal thereof. 제5항 또는 제6항에 있어서, 상기 클럭 생성부는 상기 식별신호와 반전된 식별신호를 각각의 일측 입력으로 하고 상기 외부클럭을 각각의 타측 입력으로 하는 두개의 낸드 게이트로 구성된 것을 특징으로 하는 음성다중 처리장치의 토글 방지회로.7. The voice of claim 5 or 6, wherein the clock generator comprises two NAND gates each having the identification signal and the inverted identification signal as one input and the external clock as the other input. Toggle prevention circuit for multiple processing units. 제5항 또는 제6항에 있어서, 상기 레벨상태 제어수단은 각각의 복수의 입력단자가 상기 카운터의 복수의 출력단자에 병렬 접속되고 각각의 출력단자가 상기 플립플롭의 일측 및 타측 입력단자에 각각 접속된 낸드게이트와 오아게이트로 구성된 것을 특징으로 하는 음성다중 처리장치의 토글 방지회로.7. The level state control means according to claim 5 or 6, wherein each of the plurality of input terminals is connected in parallel to a plurality of output terminals of the counter and each of the output terminals is connected to one side and the other input terminal of the flip-flop, respectively. Toggle prevention circuit of the voice multiple processing device, characterized in that consisting of the NAND gate and the OA gate. 제5항 또는 제6항에 있어서, 상기 클럭 제어수단은 각각의 일측 입력단자가 상기 레벨상태 제어 수단의 출력단자에 각각 접속되고 타측 입력단자가 기준클럭에 접속된 두개의 앤드게이트로 구성된 것을 특징으로 하는 음성다중 처리장치의 토글 방지회로.7. The clock control means according to claim 5 or 6, wherein the clock control means comprises two end gates each of which has one input terminal connected to an output terminal of the level state control means and the other input terminal connected to a reference clock. Toggle prevention circuit of voice multiple processing apparatus. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930031723A 1993-12-30 1993-12-30 A circuit for preventing toggle of sound multiple processing apparatus KR970009463B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031723A KR970009463B1 (en) 1993-12-30 1993-12-30 A circuit for preventing toggle of sound multiple processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031723A KR970009463B1 (en) 1993-12-30 1993-12-30 A circuit for preventing toggle of sound multiple processing apparatus

Publications (2)

Publication Number Publication Date
KR950022320A true KR950022320A (en) 1995-07-28
KR970009463B1 KR970009463B1 (en) 1997-06-13

Family

ID=19374674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031723A KR970009463B1 (en) 1993-12-30 1993-12-30 A circuit for preventing toggle of sound multiple processing apparatus

Country Status (1)

Country Link
KR (1) KR970009463B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616457B1 (en) * 2003-07-25 2006-08-28 미래산업 주식회사 locking apparatus of tape feeder for surface mounting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616457B1 (en) * 2003-07-25 2006-08-28 미래산업 주식회사 locking apparatus of tape feeder for surface mounting device

Also Published As

Publication number Publication date
KR970009463B1 (en) 1997-06-13

Similar Documents

Publication Publication Date Title
US4945540A (en) Gate circuit for bus signal lines
KR920005173A (en) Semiconductor Memory with Automatic Test Mode Deviation on Chip Operation
KR970029097A (en) Interrupt Generation Circuit
KR950034256A (en) Input circuit of semiconductor device
KR970072663A (en) Digital Noise Filter
KR920001523A (en) Semiconductor integrated circuit including detection circuit
JP3867218B2 (en) Sense amplifier enable signal generation circuit for semiconductor memory device
KR950022320A (en) Toggle prevention circuit of voice multiple processing unit
KR920018774A (en) Test signal output circuit for LSI
KR100486261B1 (en) Skew Free Dual Rail Bus Driver
KR880011656A (en) Resistor circuit
KR100397880B1 (en) Digital circuit
KR100335976B1 (en) Semiconductor storage and data reading methods with two or more memory blocks
KR100249176B1 (en) Out buffer circuit
RU1817086C (en) Output device
KR100202647B1 (en) Data input buffer in memory
SU694863A1 (en) Device for a test control of digital assemblies of computers
KR100266634B1 (en) Action completion detecting apparatus of data pass module
KR970019079A (en) Clock Buffer Circuit
SU1635247A1 (en) Projected power amplifier
SU1077049A1 (en) Device for checking decoders
KR0145937B1 (en) Apparatus for doubling hardware in digital circuit
KR19980039922A (en) Test Mode Selection Circuit of Semiconductor Memory Device
KR20020054857A (en) Control Circuit for Precharging
KR980012911A (en) The output buffer of the semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee