Claims (9)
리드프레임 패들(4) 위에 반도체 칩(1)이 안착되고, 상기 반도체 칩 (1)과 내부리드(6)가 에폭시 수지(3)로 몰딩되는 반도게 패키지에 있어서, 상기 내부리드 (6)위에 소정폭과 길이를 갖는 일렉트로드 바(7)를 패키지 상면에 돌출되게 설치하여 패키지 상면에 다수의 전기단자(8)를 갖도록 한 것을 특징으로 하는 반도체 패키지.In a semiconductor package in which a semiconductor chip 1 is seated on a leadframe paddle 4 and the semiconductor chip 1 and the inner lead 6 are molded with an epoxy resin 3, on the inner lead 6. A semiconductor package, characterized in that an electrode rod (7) having a predetermined width and length is protruded on the package upper surface to have a plurality of electrical terminals (8) on the package upper surface.
제1항에 있어서, 상기 일렉트로드 바(7)의 상부면은 플라스틱 패키지의 표면으로 노출되어 전기단자(8)로 사용되고, 상기 일렉트로드 바(7)의 하부면은 내부리드(6)와 부착되는 것을 특징으로 하는 반도체 패키지.2. The upper surface of the electrorod bar 7 is exposed to the surface of the plastic package and used as an electrical terminal 8, and the lower surface of the electrorod bar 7 is attached to the inner lead 6. A semiconductor package, characterized in that.
제1항에 있어서, 상기 일렉트로드 바(7)는 절연층(9)을 사이에 두고 교호로 설치되어 이웃한 일렉트로드 바(7)와 전기적으로 절연되도록 한 것을 특징으로 하는 반도체 패키지.2. The semiconductor package according to claim 1, wherein the electrode rods (7) are alternately provided with an insulating layer (9) interposed therebetween so as to be electrically insulated from neighboring electrode rods (7).
제1항에 있어서, 상기 내부리드(6)를 반도체 칩(1)의 소정 부위까지 위치하도록 헝성하고, 상기 내부리드 (6)와 반도체 칩 (1) 사이에 폴리이미드 필름(10)을 삽입한 것을 특징으로 하는 반도체 패키지.The method of claim 1, wherein the inner lead 6 is formed to be positioned to a predetermined portion of the semiconductor chip 1, and a polyimide film 10 is inserted between the inner lead 6 and the semiconductor chip 1. A semiconductor package, characterized in that.
제1항에 있어서, 상기 내부리드(6)를 반도체 칩(1)의 소정 부위까지 위치하도록 헝성하고, 상기 내부리드 (6)와 반도체 칩 (1) 사이에 솔더 범프 (11)을 형성시켜 상기 내부리드 (6)를 전기적으로 접속한 것을 특징으로 하는 반도체 패키지.The method of claim 1, wherein the inner lead 6 is formed to be positioned to a predetermined portion of the semiconductor chip 1, and a solder bump 11 is formed between the inner lead 6 and the semiconductor chip 1 so as to form the solder lead 11. A semiconductor package characterized by electrically connecting the inner lead (6).
제2항에 있어서, 상기 일렉트로드 바(7)를 내부리드(6)에 부각시킬 때 전도성 접착제를 사용하는 것을 특징으로 하는 반도체 패키지.3. A semiconductor package according to claim 2, wherein a conductive adhesive is used to highlight the electrorod bar (7) on the inner lead (6).
제2항에 있어서, 상기 플라스틱 패키지 표면에 노출된 전기단자 (8)을 이용하여 다른 반도체 패키지의 전기 단자와 전기적으로 연결하기 위해 두개 이상의 반도체 소자를 적층하여 용량을 증가시키도록 한 것을 특징으로 하는 반도체 패키지.The method of claim 2, characterized in that two or more semiconductor devices are stacked to increase capacity by using electrical terminals 8 exposed on the surface of the plastic package to electrically connect with electrical terminals of another semiconductor package. Semiconductor package.
제3항에 있어서, 상기 절연층(9)은 일렉트로드 바(7)의 높이보다 낮게 형성하고, 내부리드(6) 사이에 끼워지도록 한 것을 특징으로 하는 반도체 패키지.4. The semiconductor package according to claim 3, wherein the insulating layer (9) is formed to be lower than the height of the electrode rod (7) and is sandwiched between the inner leads (6).
제6항에 있어서. 상기 전도성 접착제는, 솔더 페이스트, 전도성 에폭시수지중에서 선택적으로 사용하는 것을 특징으로 하는 반도체 패키지.The method of claim 6. The conductive adhesive is a semiconductor package, characterized in that used selectively in the solder paste, conductive epoxy resin.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.