KR950020113A - Instruction Noise Processing Circuit and Method of Microcomputer - Google Patents

Instruction Noise Processing Circuit and Method of Microcomputer Download PDF

Info

Publication number
KR950020113A
KR950020113A KR1019930029677A KR930029677A KR950020113A KR 950020113 A KR950020113 A KR 950020113A KR 1019930029677 A KR1019930029677 A KR 1019930029677A KR 930029677 A KR930029677 A KR 930029677A KR 950020113 A KR950020113 A KR 950020113A
Authority
KR
South Korea
Prior art keywords
command
rom
central processing
unit
instruction
Prior art date
Application number
KR1019930029677A
Other languages
Korean (ko)
Inventor
박성휘
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930029677A priority Critical patent/KR950020113A/en
Publication of KR950020113A publication Critical patent/KR950020113A/en

Links

Abstract

본 발명은 마이크로컴퓨터의 명령어노이즈 처리회로 및 방법에 관한 것으로, 종래에는 명령어가 잘못 읽혀져오면 리셋과 동시에 시스템을 초기화함으로써 프로그램 수행도중 약간의 노이즈에도 시스템이 초기화되어 재기동되기를 반복하므로 노이즈가 많은 시스템에서 올바른 수행이 곤란하며 시스템에 악영향을 줄 수 있으므로 노이즈 방지효과가 대단히 미약하고 부작용이 큰 문제점이 있었다. 따라서 본 발명은 잘못된 명령이 입력될 경우의 영향을 극소화하여 시스템의 안전을 도모하고, 프로그램 수행능력을 강화하도록 한 효과가 있다.The present invention relates to an instruction noise processing circuit and a method of a microcomputer. In the related art, a system is initialized and restarted even after a slight noise during program execution by resetting and initializing the system when an instruction is read incorrectly. It is difficult to perform properly and can have a bad effect on the system, so the noise prevention effect is very weak and the side effects are big. Therefore, the present invention has the effect of minimizing the effect of an incorrect command being input to promote the safety of the system and to enhance program performance.

Description

마이크로컴퓨터의 명령어노이즈 처리회로 및 방법Instruction Noise Processing Circuit and Method of Microcomputer

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명 마이크로컴퓨터의 명령어노이즈 처리회로도,2 is a command noise processing circuit diagram of a microcomputer of the present invention;

제3도는 본 발명에 대한 일실시예,3 is an embodiment of the present invention,

제4도는 본 발명 마이크로컴퓨터의 명령어노이즈 처리방법에 대한 동작흐름도.4 is a flowchart illustrating a method for processing instruction noise in a microcomputer of the present invention.

Claims (3)

입력되는 명령어와 데이타를 처리하는 중앙처리부와 프로그램을 저장하고 있는 롬과, 상기 중앙처리부로부터 판별신호를 입력받아 상기 롬에 저장되어 있는 데이타의 출력을 제어하는 롬출력제어부와, 상기 중앙처리부의 판별신호에 따라 상기 롬에서 나온 내용이 올바른 명령인지를 판별하여 상기 롬출력제어부에 출력하는 명령어 검색부와, 상기 명령어검색부로 부터 입력된 명령어가 잘못된 것으로 판정될 경우 엔오피(NOP:NO OPERATION)명령을 생성하여 상기 중앙처리부로 발생하는 엔오피발생부로 구성됨을 특징으로 하는 마이크로 컴퓨터의 명령어노이즈 처리회로.A ROM storing a command and data inputted therein, a ROM storing a program, a ROM output control unit receiving a discrimination signal from the central processing unit and controlling an output of data stored in the ROM, and discriminating the central processing unit. The command searching unit outputs the ROM output control unit to determine whether the contents of the ROM are the correct command according to the signal, and the NOP command when it is determined that the command inputted from the command searching unit is wrong. An instruction noise processing circuit of a microcomputer, characterized in that it comprises an end-of-end generating unit which generates and generates the central processing unit. 제1항에 있어서, 상기 롬의 같은 주소에서 여러번 연속적으로 에러가 발생하면 사용자에 의해 설정된 리셋횟수를 발생하는 리셋모드설정부와, 상기 리셋모드설정부에 의해 설정한 횟수만큼 에러횟수를 체크하여 설정횟수를 초과하면 리셋신호를 발생하는 계수 비교부를 포함하여 구성가능하도록 한 것을 특징으로 하는 마이크로컴퓨터의 명령어노이즈 처리회로.The method of claim 1, further comprising: a reset mode setting unit generating a reset number set by a user when an error occurs several times in succession at the same address of the ROM, and checking the error count by the number of times set by the reset mode setting unit. And a coefficient comparator for generating a reset signal when the set number of times is exceeded. 롬으로 부터 읽어온 내용이 명령어인지 데이타인지를 판별하는 제1단계와, 상기 제1단계에서 판별된 내용이 명령어이면 다시 올바른 명령어인지 잘못된 명령어인지를 체크하는 제2단계와, 상기 제2단계에서 올바른 명령어이고 제1단계에서 판별된 내용이 데이타일 경우 중앙처리부에서 그 내용에 대하여 처리하고 그 처리결과에 따라 롬의 주소를 변경하여 다음 명령을 가져오도록 하는 제3단계와, 상기 제2단계에서 판별된 내용이 잘못된 명령어이면 엔오피(NOP)명령을 중앙처리부에 공급하여 오동작을 방지하고 시스템을 현상유지하도록 한 제4단계로 이루어짐을 특징으로 하는 마이크로 컴퓨터의 명령어노이즈 처리방법.A first step of determining whether the content read from the ROM is a command or data, and a second step of checking whether the command determined by the first step is a command again or a wrong command, and in the second step If the correct command and the content determined in the first step is data, the central processing unit processes the content and changes the address of the ROM according to the processing result to obtain the next command. In the second step, And a fourth step of supplying a no-op (NOP) instruction to the central processing unit to prevent a malfunction and to maintain the system if the determined content is an incorrect instruction. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930029677A 1993-12-24 1993-12-24 Instruction Noise Processing Circuit and Method of Microcomputer KR950020113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029677A KR950020113A (en) 1993-12-24 1993-12-24 Instruction Noise Processing Circuit and Method of Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029677A KR950020113A (en) 1993-12-24 1993-12-24 Instruction Noise Processing Circuit and Method of Microcomputer

Publications (1)

Publication Number Publication Date
KR950020113A true KR950020113A (en) 1995-07-24

Family

ID=66850508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029677A KR950020113A (en) 1993-12-24 1993-12-24 Instruction Noise Processing Circuit and Method of Microcomputer

Country Status (1)

Country Link
KR (1) KR950020113A (en)

Similar Documents

Publication Publication Date Title
KR900002604B1 (en) Restoring method and apparatus for the error of processor
KR930016880A (en) Electronic device and its fixing information
US5222220A (en) Microprocessor stack built-in guards
EP0270081B1 (en) Microprogram controller receiving interrupt request during instruction execution
KR950020113A (en) Instruction Noise Processing Circuit and Method of Microcomputer
US6990569B2 (en) Handling problematic events in a data processing apparatus
KR100239438B1 (en) Cpu having function for preventing malfuction
JPH05216721A (en) Electronic computer
JPH05257815A (en) Central processing unit
US5007056A (en) Processing circuit having an error detecting and correcting circuit therein
KR950701748A (en) Method for Executing Software Program and Circuit Device for Implementing the Method
JPH05173840A (en) Microcomputer
EP0526054A2 (en) Monitoring execution of a computer program to provide test coverage analysis
JPH07160539A (en) Microcomputer
JP2614934B2 (en) Micro program controller
JPS5883397A (en) Control system for check on memory contents
JPH0120778B2 (en)
JPH03296146A (en) Back-up device for program development
JPH05257751A (en) Microcomputer
KR930010735A (en) Secondary Memory Test Circuits and Methods
JPS61160146A (en) Control system of address stack pointer device
JPH04243435A (en) Trace circuit
JPH05307479A (en) Microcomputer
JPS59148200A (en) Detector of unfair writing
JPH04344938A (en) Interruption generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application