KR950019742A - Duty Detection Device for Feedable WM Signals - Google Patents

Duty Detection Device for Feedable WM Signals Download PDF

Info

Publication number
KR950019742A
KR950019742A KR1019930026055A KR930026055A KR950019742A KR 950019742 A KR950019742 A KR 950019742A KR 1019930026055 A KR1019930026055 A KR 1019930026055A KR 930026055 A KR930026055 A KR 930026055A KR 950019742 A KR950019742 A KR 950019742A
Authority
KR
South Korea
Prior art keywords
signal
overflow
pwm signal
counter
logic
Prior art date
Application number
KR1019930026055A
Other languages
Korean (ko)
Other versions
KR100201562B1 (en
Inventor
이용노
Original Assignee
전성원
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전성원, 현대자동차 주식회사 filed Critical 전성원
Priority to KR1019930026055A priority Critical patent/KR100201562B1/en
Publication of KR950019742A publication Critical patent/KR950019742A/en
Application granted granted Critical
Publication of KR100201562B1 publication Critical patent/KR100201562B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal

Landscapes

  • Manipulation Of Pulses (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 PWM 신호의 듀티 검출장치에 관한 것으로, 마이콤 대신에 간단한 로직 게이트(logic gate)의 구성만으로 PWM 신호의 듀티를 체크할 수 있는 듀티 검출장치를 제공함에 그 목적이 있다.The present invention relates to a duty detection device for a PWM signal, and an object thereof is to provide a duty detection device capable of checking the duty of a PWM signal by configuring a simple logic gate instead of a microcomputer.

본 발명은 상기 목적을 달성하기 위하여 PWM 신호의 폴링에지를 검출하는 폴링에지 검출수단(1), PWM 신호의 라이징 에지를 검출하는 라이징 에지 검출수단(2), 상기 폴링 에지 검출수단(1)과 라이징 에지검출수단(2), 상기 폴링 에지 검출수단(1)과 라이징 에지검출수단(2)의 출력신호를 논리 연산하여 PWM신호의 라이징 에지와 폴링 에지에서 클리어 신호를 출력하는 논리수단(4), PWM 신호 주기의(n:양의 정수)에 해당하는 클럭을 발생하는 클럭 발생수단(5), 상기 클럭 발생수단의 클럭을 카운트하며 상기 논리수단(4)의 클리어 신호 수신시 카운트 값을 클리어시키고, 카운트 값이 n이면 오우버 플로우가 발생했음을 알리는 신호를 출력하는 카운터(6), 상기 폴링 에지 검출수단(1)으로부터 폴링에지 검출신호를 수신하면 상기 카운터(16)에서 카운트한 값을 출력하는 래치수단(7)을 구비하여 구성함을 특징으로 한다.The present invention provides a falling edge detecting means (1) for detecting the falling edge of the PWM signal, a rising edge detecting means (2) for detecting the rising edge of the PWM signal, and the falling edge detecting means (1) to achieve the above object. Logical means (4) for logically calculating the output signals of the rising edge detecting means (2), the falling edge detecting means (1) and the rising edge detecting means (2), and outputting a clear signal at the rising and falling edges of the PWM signal. Of PWM signal cycle a clock generating means (5) for generating a clock corresponding to (n: positive integer), counting the clock of the clock generating means, and clearing the count value upon receiving the clear signal of the logic means (4), If n, the counter 6 outputs a signal indicating that an overflow has occurred, and the latch means 7 outputs a value counted by the counter 16 when the polling edge detection signal is received from the polling edge detection means 1. It is characterized by comprising a).

Description

피더블유엠(PWM) 신호의 듀티 검출장치Duty Detection Device for Feedable WM Signals

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 실시예를 나타낸 상세 구성도,1 is a detailed configuration diagram showing an embodiment of the present invention,

제2도, 제3도, 제4도는 본 발명의 실시예에 따른 각부 파형도.2, 3, and 4 are each waveform diagram according to an embodiment of the present invention.

Claims (5)

PWM 신호의 폴링에지를 검출하는 폴링에지 검출수단(1), PWM 신호의 라이징 에지를 검출하는 라이징 에지 검출수단(2), 상기 폴링 에지 검출수단(1)과 라이징 에지검출수단(2)의 출력신호를 논리 연산하여 PWM 신호의 라이징 에지와 폴링 에지에서 클리어 신호를 출력하는 논리수단(4), PWM 신호 주기의(n:양의 정수)에 해당하는 클럭을 발생하는 클럭 발생수단(5), 상기 클럭 발생수단(5)의 클럭을 카운트하며 상기 논리수단(4)의 클리어 신호 수신시 카운트 값을 클리어시키고, 카운트 값이 n이면 오우버 플로우가 발생했음을 알리는 신호를 출력하는 카운터(6), 상기 폴링 에지 검출수단(1)으로부터 폴링에지 검출신호를 수신하면 상기 카운터(16)에서 카운트한 값을 출력하는 래치수단(7)을 구성함을 특징으로 하는 PWM 신호의 듀티 검출장치.Polling edge detecting means (1) for detecting the falling edge of the PWM signal, rising edge detecting means (2) for detecting the rising edge of the PWM signal, the output of the falling edge detecting means (1) and rising edge detecting means (2) Logic means (4) for outputting a clear signal at the rising and falling edges of the PWM signal by performing a logic operation on the signal; a clock generating means (5) for generating a clock corresponding to (n: positive integer), a clock of the clock generating means (5) is counted, and a count value is cleared upon reception of a clear signal of the logic means (4), A counter 6 for outputting a signal indicating that an overflow has occurred when the count value is n, and a latch for outputting the value counted by the counter 16 when the polling edge detection signal is received from the polling edge detection means 1. And a means (7) for detecting the duty of the PWM signal. 제1항에 있어서, 상기 카운터(6)로 부터 오우버 플로우가 발생했음을 알리는 신호를 수신하여 이에 상응하는 오우버 플로우 검출신호를 출력하는 오우버 플로우 검출수단(8), 상기 폴링 에지 검출수단(1)과 상기 오우버 플로우 검출수단(9)의 출력신호를 논리 연산하여 상기 카운터(6)의 카운트값이 n +1이면 상기 래치수단(7)을 인에이블시키는 논리수단(11), PWM 신호의 반전신호의 제어에 의해 상기 오우버 플로우 검출수단(8)의 출력을 제어하는 스위칭 수단(S1)을 더 부가하여 구성함을 특징으로 하는 PWM 신호의 듀티 검출장치.The overflow detection means (8) according to claim 1, further comprising: an overflow detection means (8) for receiving a signal indicating that an overflow has occurred from the counter (6) and outputting an overflow detection signal corresponding thereto; 1) and the logic signal 11 for enabling the latch means 7 and the PWM signal when the count value of the counter 6 is logically calculated by outputting the output signal of the overflow detection means 9. And a switching means (S 1 ) for controlling the output of the overflow detection means (8) by controlling the inverted signal of the apparatus. 제1항에 있어서, 상기 논리수단(4)은 앤드게이트로 구성됨을 특징으로 하는 PWM 신호의 듀티 검출장치.The apparatus of claim 1, wherein said logic means (4) comprises an AND gate. 제1항 또는 제2항에 있어서, 상기 카운터(6)로 부터 오우버 플로우가 발생했음을 알리는 신호를 수신하여 이에 상응하는 오우버 플로우 검출신호를 출력하는 오우버 플로우 검출수단(9), 상기 폴링에지 검출수단(1)과 상기 오우버 플로우 검출수단(9)의 출력을 논리연산하여 상기 카운터(6)의 카운트 값이 n이면 상기 래치수단(7)을 인에이블 시키는 논리수단(11), PWM 신호의 제어에 의해 상기 오우버 플로우 검출수단(9)의 출력을 제어하는 스위칭 수단(S2)을 더 부가하여 구성함을 특징으로 하는 PWM 신호의 듀티 검출장치.The overflow detection means (9) according to claim 1 or 2, wherein the overflow detection means (9) receives a signal indicating that an overflow has occurred from the counter (6), and outputs an overflow detection signal corresponding thereto. Logic means 11, PWM for operation of the edge detection means 1 and the overflow detection means 9 to enable the latch means 7 when the count value of the counter 6 is n. And a switching means (S 2 ) for controlling the output of said overflow detection means (9) by the control of the signal. 제2항 또는 제4항에 있어서, 상기 논리수단(11)은 앤드게이트로 구성됨을 특징으로 하는 PWM 신호의 듀티 검출장치.5. The duty detection device according to claim 2 or 4, wherein the logic means (11) consists of an AND gate. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930026055A 1993-12-01 1993-12-01 Duty detecting apparatus of pwm signal KR100201562B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026055A KR100201562B1 (en) 1993-12-01 1993-12-01 Duty detecting apparatus of pwm signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026055A KR100201562B1 (en) 1993-12-01 1993-12-01 Duty detecting apparatus of pwm signal

Publications (2)

Publication Number Publication Date
KR950019742A true KR950019742A (en) 1995-07-24
KR100201562B1 KR100201562B1 (en) 1999-06-15

Family

ID=19369557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026055A KR100201562B1 (en) 1993-12-01 1993-12-01 Duty detecting apparatus of pwm signal

Country Status (1)

Country Link
KR (1) KR100201562B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367681B1 (en) * 2012-05-30 2014-02-26 삼성전기주식회사 Detector for duty of signal and driving apparatus for motor having the same
KR20230053996A (en) 2021-10-15 2023-04-24 김한강 Notice

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101346587B1 (en) 2011-10-18 2014-01-15 주식회사 포스코아이씨티 Led media facade having error recovery
KR101388730B1 (en) 2012-10-31 2014-04-25 삼성전기주식회사 Circuit and method for detect duty ratio of pwm signal
KR101974090B1 (en) * 2012-12-26 2019-04-30 엘지디스플레이 주식회사 Apparatus for driving of back light and liquid crystal display device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367681B1 (en) * 2012-05-30 2014-02-26 삼성전기주식회사 Detector for duty of signal and driving apparatus for motor having the same
KR20230053996A (en) 2021-10-15 2023-04-24 김한강 Notice

Also Published As

Publication number Publication date
KR100201562B1 (en) 1999-06-15

Similar Documents

Publication Publication Date Title
TW367613B (en) Semiconductor integrated circuit device
KR880011997A (en) Automatic gain control system
KR0151261B1 (en) Pulse width modulation circuit
KR840006893A (en) Sampling pulse generation circuit
KR950019742A (en) Duty Detection Device for Feedable WM Signals
JPS5472019A (en) Time code reader
KR890001272A (en) Signal discrimination circuit
KR870010692A (en) Frequency multiplication circuit
KR900019327A (en) Motor rotation speed control circuit
WO2002099443A3 (en) Device for measuring frequency
KR900002624A (en) Clamp Pulse Writing Circuit
SU1182483A1 (en) Digital meter of pulse duration
KR920001206A (en) Pulse position measuring instrument drive circuit
JPS57124928A (en) Edge detection circuit
SU1525885A1 (en) Pulse shaper
KR960039631A (en) Glitch Eliminator for Logic Circuits
RU2022468C1 (en) Code converting device
KR940023017A (en) Digital Pulse Generator
RU2010314C1 (en) Device for controlling pulse sequences
SU1156070A1 (en) Device for multiplying frequency by code
KR900008788A (en) Signal discrimination circuit
JPS55138923A (en) Pulse width detecting device
RU2047272C1 (en) Reversible binary counter
KR900013309A (en) Motor speed detection circuit
KR950002465A (en) Code Detection Circuit in Digital Signal Transmission System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020316

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee