KR950013908B1 - Tft with storage capacitance - Google Patents
Tft with storage capacitance Download PDFInfo
- Publication number
- KR950013908B1 KR950013908B1 KR1019910023518A KR910023518A KR950013908B1 KR 950013908 B1 KR950013908 B1 KR 950013908B1 KR 1019910023518 A KR1019910023518 A KR 1019910023518A KR 910023518 A KR910023518 A KR 910023518A KR 950013908 B1 KR950013908 B1 KR 950013908B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage capacitor
- transparent electrode
- electrode
- gate
- thin film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011521 glass Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 229940069417 doxy Drugs 0.000 description 1
- HALQELOKLVRWRI-VDBOFHIQSA-N doxycycline hyclate Chemical group O.[Cl-].[Cl-].CCO.O=C1C2=C(O)C=CC=C2[C@H](C)[C@@H]2C1=C(O)[C@]1(O)C(=O)C(C(N)=O)=C(O)[C@@H]([NH+](C)C)[C@@H]1[C@H]2O.O=C1C2=C(O)C=CC=C2[C@H](C)[C@@H]2C1=C(O)[C@]1(O)C(=O)C(C(N)=O)=C(O)[C@@H]([NH+](C)C)[C@@H]1[C@H]2O HALQELOKLVRWRI-VDBOFHIQSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
제 1 도는 하나의 화소에 대한 수평 구조도.1 is a horizontal structural diagram of one pixel.
제 2 도는 제 1 도에서 박막트랜지스터 및 스토리지 캐패시터의 A-A' 종단면도.2 is a cross-sectional view taken along line A-A 'of a thin film transistor and a storage capacitor in FIG.
제 3 도는 박막트랜지스터의 등가회로도.3 is an equivalent circuit diagram of a thin film transistor.
제 4 도는 본 발명의 스토리지 캐패시터가 부착된 박막트랜지스터의 수평 구조도.4 is a horizontal structural diagram of a thin film transistor with a storage capacitor of the present invention.
제 5 도의 a는 제 4 도의 A-A' 단면도, b는 제 4 도의 B-B' 단면도.5 is a cross-sectional view taken along line A-A 'of FIG. 4, and b is a cross-sectional view taken along line B-B' of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 유리기판 12 : 스토리지 캐패시터용 투명전극11: glass substrate 12: transparent electrode for storage capacitor
13 : 게이트전극 14 : 게이트절연막13 gate electrode 14 gate insulating film
15 : 투명전극 16 : 반도체층15 transparent electrode 16 semiconductor layer
17 : 소오스전극 18 : 드레인전극17 source electrode 18 drain electrode
본 발명은 스토리지 캐패시터가 부착된 박막트랜지스터의 제조기술에 관한 것으로, 특히 전단의 게이트전극의 일부분을 보조용량으로 사용하는 부가형 방식의 박막트랜지스터를 채택하여 화소의 개구율을 향상시키는데 적당하도록 한 스토리지 캐패시터가 부착된 박막트랜지스터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technology of a thin film transistor with a storage capacitor. In particular, a storage capacitor having an additional type thin film transistor using a portion of a front gate electrode as a storage capacitor is suitable for improving the aperture ratio of a pixel. It relates to a thin film transistor attached.
제 1 도는 하나의 화소에 대한 수평 구조도이고, 제 2 도는 제 1 도에서 박막트랜지스터 및 스토리지 캐패시터의 A-A' 종단면도로서 이에 도시한 바와같이, 유리기판(1) 상부에 게이트전극(2)이 스퍼터링 과정을 통해 형성되고, 상기 게이트전극(2) 및 유리기판(1) 상부에 게이트절연막(3)이 형성되며, 상기 게이트절연막(3) 상부에 투명전극(ITO) (4) 과 반도체층(5)이 형성되고, 다시 소오스(6), 드레인전극(7)이 형성되는 과정으로 제조되었다.FIG. 1 is a horizontal structural diagram of one pixel, and FIG. 2 is a cross-sectional view taken along line AA ′ of the thin film transistor and the storage capacitor of FIG. 1, and as shown therein, the gate electrode 2 is sputtered on the glass substrate 1. The gate insulating film 3 is formed on the gate electrode 2 and the glass substrate 1, and the transparent electrode ITO 4 and the semiconductor layer 5 are formed on the gate insulating film 3. ) Was formed, and again, the source 6 and the drain electrode 7 were formed.
제 3 도는 박막트랜지스터의 등가회로도로서 이에 도시한 바와같이, i 번째 게이트라인(GL1)의 스토리지 캐패시터(Cst)는 i-1번째 게이트라인(GLi-1)에 접속되는 구조로 형성된 것으로 이와같이 구성된 종래 박막트랜지스터의 작용을 설명하면 다음과 같다.The storage capacitor (C st) of a, i-th gate lines (GL 1) as shown In an equivalent circuit diagram of a third turning the thin film transistor is to be formed of a structure to be connected to the i-1 th gate line (GL i-1) The operation of the conventional thin film transistor configured as described above is as follows.
스토리지 캐패시터(Cst)가 부착된 박막트랜지스터는 i 번째 캐패시터를 i-1번째 화소 및 박막트랜지스터에 연결시켜 줌으로써 제 3 도에서와 같이 게이트라인(GL1), (GLi-1)…에 순차적으로 펄스가 공급되는 과정에서 i 번째 게이트라인(GL1)에 신호전압이 공급될 때 i-1번째 게이트라인(GLi-1)은 접지된 상태를 유지한다.The thin film transistor to which the storage capacitor C st is attached connects the i th capacitor to the i-1 th pixel and the thin film transistor, so that the gate lines GL 1 , GL i-1 ... When the signal voltage is supplied to the i-th gate line GL 1 in the process of sequentially supplying pulses to the i-th gate line GL i-1 , the i-1 th gate line GL i-1 remains grounded.
따라서, i-1번째 게이트라인(GLi-1)에 부착된 스토리지 캐패시터(Cst)는 i 번째 게이트라인(GL1)에 접속된 박막트랜지스터의 스토리지 캐패시터 역활을 한다.Therefore, the storage capacitor C st attached to the i-1 th gate line GL i-1 serves as the storage capacitor of the thin film transistor connected to the i th gate line GL 1 .
그러나, 이와같은 종래의 부가용량식 스토리지 캐패시터가 부착된 화소에 있어서는 스토리지 캐패시터의 전극으로 게이트전극이 이용되기 때문에 그 스토리지 캐패시터가 차지하는 면적만큼 개구율이 감소되고, 이에 의하여 화질이 저하될 뿐만 아니라 화면의 휘도를 높여 주기 위하여 후광(Back light)의 휘도를 높여주여야 하므로 이에 의해 전력 소모량이 증대되는 결함이 있었다.However, since the gate electrode is used as the electrode of the storage capacitor in the pixel with the conventional capacity-capable storage capacitor, the aperture ratio is reduced by the area occupied by the storage capacitor, thereby degrading image quality and In order to increase the luminance, the luminance of the back light must be increased, thereby increasing power consumption.
본 발명은 이와같은 결함을 해결하기 위하여 전단의 게이트전극의 일부분을 보조용량으로 사용하는 부가형 방식의 박막트랜지스터의 채택하여 스토리지 캐패시터의 면적과 관계없이 일정한 개구율을 얻을 수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.In order to solve such a defect, the present invention has been made so that a constant aperture ratio can be obtained regardless of the area of the storage capacitor by adopting an additional type thin film transistor using a portion of the front gate electrode as a storage capacitor. It explains in detail.
제 4 도는 본 발명의 스토리지 캐패시터가 부착된 박막트랜지스터의 수평 구조도이고, 제 5 도의 a는 제 4 도의 A-A' 단면도이며, 제 5 도의 b는 제 4 도의 B-B' 단면도로서 이에 도시한 바와같이, 유리기판(11) 상부에 스토리지 캐패시터용 투명전극(12)을 형성한 후, 그 스토리지 캐패시터용 투명전극(12)과 단락되지 않게 게이트전극(13)을 형성하고, 상기 스토리지 캐패시터용 투명전극(12), 게이트전극(13) 및 유리기판(11) 상부 전면에 게이트절연막(14)을 형성하며, 상기 게이트절연막(14) 상부에 투명전극(15)과 반도체층(16)을 형성된 다음, 소오스전극(17), 드레인전극(18)을 형성하는 과정으로 제조한 것으로, 여기서 게이트전극(13)을 먼저 형성한 후 스토리지 캐패시터의 전극용 투명전극을 형성하여도 관계없으며, 이와같이 제조되는 박막트랜지스터의 작용을 설명하면 다음과 같다.4 is a horizontal structural diagram of a thin film transistor with a storage capacitor of the present invention. FIG. 5 is a cross-sectional view taken along line AA ′ of FIG. 4 and b is a cross-sectional view taken along line BB ′ of FIG. After the transparent electrode 12 for the storage capacitor is formed on the substrate 11, the gate electrode 13 is formed so as not to be shorted with the transparent electrode 12 for the storage capacitor, and the transparent electrode 12 for the storage capacitor 12 is formed. The gate insulating layer 14 is formed on the gate electrode 13 and the upper surface of the glass substrate 11, and the transparent electrode 15 and the semiconductor layer 16 are formed on the gate insulating layer 14. 17), a process of forming the drain electrode 18, wherein the gate electrode 13 may be formed first, and then the transparent electrode for the electrode of the storage capacitor may be formed. doxy If follows.
액티브 매티릭스 액정 디스플레이 시스템(AM-LCD)에서 고화질을 얻기 위해서는 화면의 플리커 현상을 제거하여야 하는데, 이러한 플리커 현상은 박막트랜지스터의 게이트전극(13)과 드레인전극(18)간의 겹치는 부분에 의해 생성되는 기생용량(Cgd)에 의해 소오스전극(17)에 인가한 전압이 화소에 전달되는 과정에서 발생되는 전압강하에 의하여 나타나게 된다.In order to achieve high image quality in an active matrix liquid crystal display system (AM-LCD), the flicker phenomenon of the screen must be eliminated. The voltage applied to the source electrode 17 by the parasitic capacitance C gd is represented by the voltage drop generated in the process of being transferred to the pixel.
전압강하를 방지하는 수단으로써 스토리지 캐패시터를 만들어 주는 방법을 이용하게 되는데, 전압강하와 스토리지 캐패시터(Cst)의 관계식은 하기와 같다.As a means of preventing a voltage drop, a method of making a storage capacitor is used. The relationship between the voltage drop and the storage capacitor C st is as follows.
단, △Vg: 게이트 전압폭, Cgd: 기생용량, Cic: 액정용량, Cst: 스토리지 캐패시터 용량을 나타낸다. ΔV g : gate voltage width, C gd : parasitic capacitance, C ic : liquid crystal capacitance, and C st : storage capacitor capacitance.
상기의 식에서 알 수 있듯이 전압강하를 줄이기 위해서는 스토리지 캐패시터(Cst)의 면적을 크게 해주어야 하는데, 이를 위해 스토리지 캐패시터(Cst)를 투명전극(12)으로 사용하여 전압강하를 줄이고, 개구율도 증가시킬 수 있게 하였다.In order as seen above in the equation to reduce the voltage drop to significantly haejueoya the area of the storage capacitor (C st), by using a transparent electrode 12, a storage capacitor (C st) for this purpose to reduce the voltage drop, the aperture ratio also increases Made it possible.
참고로, 스토리지 캐패시터(Cst)는 게이트전극(13)과 화소전극 즉, 투명전극(15) 사이에 형성되는 것이므로 게이트전극(13)과 투명전극(12)이 전기적으로 접속되는 것에 관계없다.For reference, since the storage capacitor C st is formed between the gate electrode 13 and the pixel electrode, that is, the transparent electrode 15, the storage capacitor C st may be electrically connected to the gate electrode 13 and the transparent electrode 12.
이상에서 상세히 설명한 바와같이, 본 발명을 전단의 게이트전극이 일부분을 보조용량으로 사용하는 부가형 방식의 박막트랜지스터를 채택하고, 투명전극을 스토리지 캐패시터로 사용함으로써 고화질을 실현함과 아울러 고정세에서의 개구율을 높일 수 있는 효과가 있다.As described in detail above, the present invention adopts an additional type thin film transistor in which the gate electrode of the front end uses a subcapacity and realizes high image quality by using a transparent electrode as a storage capacitor, and at a high aperture ratio. There is an effect to increase.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023518A KR950013908B1 (en) | 1991-12-19 | 1991-12-19 | Tft with storage capacitance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023518A KR950013908B1 (en) | 1991-12-19 | 1991-12-19 | Tft with storage capacitance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015022A KR930015022A (en) | 1993-07-23 |
| KR950013908B1 true KR950013908B1 (en) | 1995-11-17 |
Family
ID=19325249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023518A KR950013908B1 (en) | 1991-12-19 | 1991-12-19 | Tft with storage capacitance |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950013908B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351440B1 (en) * | 1999-12-31 | 2002-09-09 | 엘지.필립스 엘시디 주식회사 | X-Ray Detecting Device and Fabricating Method Thereof |
-
1991
- 1991-12-19 KR KR1019910023518A patent/KR950013908B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015022A (en) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745195A (en) | Liquid crystal electrooptical device | |
| KR100209471B1 (en) | Thin film transistor | |
| JP2814161B2 (en) | Active matrix display device and driving method thereof | |
| KR20000077435A (en) | Liquid crystal display device having uniform feedthrough voltage components | |
| KR100371757B1 (en) | Active matrix type liquid crystal display | |
| US5835170A (en) | Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel | |
| TW594157B (en) | Display device | |
| US20040066474A1 (en) | Liquid crystal display apparatus | |
| JP3049588B2 (en) | Thin film transistor liquid crystal display | |
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| KR950013908B1 (en) | Tft with storage capacitance | |
| KR20010009747A (en) | Liquid crystal display | |
| Lebrun et al. | AMLCD with integrated drivers made with amorphous‐silicon TFTs | |
| JPH05251700A (en) | Thin film field effect type transistor | |
| JPH04318512A (en) | Thin film transistor type liquid crystal display device | |
| TW561440B (en) | Active matrix display device | |
| JP3102467B2 (en) | Method for manufacturing active matrix display device | |
| JP2523587B2 (en) | Active matrix type liquid crystal display device | |
| KR100430086B1 (en) | Liquid Crystal Panel and Fabricating Method Thereof | |
| JP3002518B2 (en) | Liquid crystal display | |
| JPH09236790A (en) | Liquid crystal display device and its drive method | |
| KR20080019800A (en) | Array substrate of liquid crystal display device | |
| JPH09244044A (en) | Liquid crystal display device | |
| JP3207760B2 (en) | Semiconductor device and image display device using the same | |
| JPH0350528A (en) | Active matrix substrate for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |