KR950013307A - Test method of input / output matching part of switch matching system in all electronic switch - Google Patents

Test method of input / output matching part of switch matching system in all electronic switch Download PDF

Info

Publication number
KR950013307A
KR950013307A KR1019930021303A KR930021303A KR950013307A KR 950013307 A KR950013307 A KR 950013307A KR 1019930021303 A KR1019930021303 A KR 1019930021303A KR 930021303 A KR930021303 A KR 930021303A KR 950013307 A KR950013307 A KR 950013307A
Authority
KR
South Korea
Prior art keywords
data
unit
switch
division
test
Prior art date
Application number
KR1019930021303A
Other languages
Korean (ko)
Other versions
KR960015576B1 (en
Inventor
문관성
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019930021303A priority Critical patent/KR960015576B1/en
Publication of KR950013307A publication Critical patent/KR950013307A/en
Application granted granted Critical
Publication of KR960015576B1 publication Critical patent/KR960015576B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은, 전전자 교환기의 시분할/공간 분할 스위치 정합장치에서의 입/출력 부분을 포함한 모든 부분이 시함가능한 시험방법을 제공하는데 그 목적이 있으며, 종래의 스위치 정합 시스템이 총 4조의 시분할/공간 분할 스위치 정합장치 1조, 1조 각각에 대하여 시험하는 방식인데 비하여 본 발명의 기본적 구성은 총 4조의 시분할/공가 스위치 정합장치 2조를 한쌍으로 하여 시험하며 서로의 시분할/공간 분할 스위치 정합장치끼리의 데이터 송수신을 위한 연결 케이블을 추가하여, 실제로 전전자 교환기의 운용 현장에서는 운용 시험을 위하여 해당 장치를 임의로 탈/실장 하는 경우가 많으며 이렇게 할 경우 입출력 송,수신부를 시험경로상에 포함시켜 시험의 신뢰성을 제고시켰다.The present invention provides a test method in which all parts including the input / output part of the time division / space division switch matching device of the electronic switching system can be tested, and the conventional switch matching system has a total of four sets of time division / space. The basic configuration of the present invention is to test a pair of four sets of time-division / candor switch matching devices in pairs, and the time-division / space-dividing switch matching devices of each other are tested. By adding a connection cable for data transmission / reception, the device is often detached / mounted at the operation site of the electronic switchgear for operation testing.In this case, the input / output transmission / reception part is included in the test path. Improved reliability

Description

전전자 교환기에서 스위치 정합시스템의 입출력 정합부 시험 방법Test method of input / output matching part of switch matching system in all electronic switch

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명의 일실시예에 따른 시험경로 예시도,3 is a diagram illustrating a test path according to an embodiment of the present invention;

제4도는 본 발명의 다른 실시예에 따른 시험경로의 예시도,4 is an exemplary view of a test path according to another embodiment of the present invention,

제5도는 본 발명의 일시예에 따른 처리 흐름도,5 is a process flow diagram according to one embodiment of the present invention;

제6도는 본 발명의 다른 실시예에 따른 처리 흐름도.6 is a process flow diagram according to another embodiment of the present invention.

Claims (6)

공간 분할 스위치 데이타 입력부, 다중화부, 직렬변환부, 병렬변환부, 역다중화부, 공간분할 스위치 데이터 출력부, 제어장치 데이터 출력부를 각각 구비한 4조의 신분할/공간분할 스위치 정합장치(15 내지 18)과, 제어장치(19)를 포함하고 있는 스위치 정합시스템(20)과, 상기 제어장치(19)에 연결된 프로세서장치(39)를 구비한 하드웨어에 적용되어 스위치 정합시스템의 입출력정합부 시험방법에 있어서, 시험횟수를 지정하고, 첫번째 시분할/공간분할 스위치 정합장치(15)를 시험모드로 세팅시키고, 제어장치(19)의 송신 메모리에 시험데이터를 쓰는 제1단계(51 내지 53)와; 상기 제1단게(51 내지 53)수행 후, 시험데이타를 송출하여 시험데이타가 첫번째 신분할/공간분할 스위치 정합장치(15)의 제어장치 데이터 입력부(34), 다중화부(32), 직렬 변환부(33), 병렬 변환부(37), 역다중화부(36), 공간분할 스위치 데이터 출력부(35)를 거쳐 두번째 시분할/공간 분할 스위치 정합장치(16)의 공간분할 스위치 데이터 입력부(41), 다중화부(42), 직렬 변환부(43), 병렬 변환부(47), 역다중화부(46), 제어장치 데이터 출력부(48)로 송출되게 하는 제2단계(54)와; 상기 제2단계(54)수행 후, 두번째 신분할/공간분할 스위치 정합장치(16)을 거친 데이타를 수신 메모리에 쓰고, 송신 및 수신 메모리에 데이타가 같은지를 판단하여, 같으면 정상(OK)카운터를 증가시키고, 다르면 비정상(NOK)카운터를 증가시키는 제3단계(55 내지 58) 수행 후, 지정된 시험횟수 만큼 시험했는지 판단하여 모자라면 제어장치(19)의 송신 메모리에 시험 데이터를 쓰는 상기 제1단계로 리턴하고, 지정된 회수만큼 진행되었으면 결과를 출력하고 종료하는 제4단계(59,60)를 구비하여 수행하는 전전자 교환기에서 스위치 정합시스템의 입출력 정합부의 시험방법.Four sets of division / spatial division switch matching devices each including a spatial division switch data input unit, a multiplexing unit, a serial conversion unit, a parallel conversion unit, a demultiplexer, a space division switch data output unit, and a control unit data output unit, respectively. ), A switch matching system 20 including a control device 19, and a processor device 39 connected to the control device 19 is applied to the hardware to test the input and output matching part of the switch matching system A first step (51 to 53) for specifying a test number, setting the first time division / space division switch matching device 15 to a test mode, and writing test data to the transmission memory of the control device 19; After performing the first steps 51 to 53, the test data is sent out so that the test data is the control device data input unit 34, the multiplexing unit 32, and the serial conversion unit of the first division / spatial division switch matching device 15. (33), the space division switch data input unit 41 of the second time division / space division switch matching device 16 via the parallel conversion unit 37, the demultiplexer 36, the space division switch data output unit 35, A second step (54) to be sent to the multiplexer (42), serial converter (43), parallel converter (47), demultiplexer (46), and control device data output unit (48); After performing the second step 54, the data passed through the second division / space division switch matching device 16 is written to the reception memory, and it is determined whether the data is the same in the transmission and reception memory. After the third step (55 to 58) of increasing, and increasing the NOK counter if it is different, determining whether the test has been performed by a specified number of test times, and writing the test data to the transmission memory of the controller 19 if it is not sufficient. And a fourth step (59, 60) of outputting a result and finishing the specified number of times when the number of times has been advanced. 제1항에 있어서, 세번째 시분할/공간분할 스위치(17)와 네번째 시분할 공간분할 스위치(18)에 대해서도 동일하게 수행하는 단계를 더 포함하는 것을 특징으로 하는 전전자 교환기에서 스위치 정합시스템의 입출력 정합부의 시험방법.The input / output matching unit of the switch matching system of the switch matching system according to claim 1, further comprising the same steps as for the third time division / spatial division switch (17) and the fourth time division division switch (18). Test Methods. 제1항에 있어서, 상기 제3단계(55 내지 58)에서의 송신 및 수신 메모리의 데이타의 비교는, 첫번째 신분할/공간분할 스위치 정합장치(15)에서 두번째 시분할/공간 분할 스위치 정합장치(16)의 데이터가 송신됨에 의한 데이터 타임잉의 변화를 감안하여 수신 메모리의 데이터를 읽을 때 타이밍의 변화만큼 지연된 주소의 데이터를 읽어서 비교하도록 하는 것을 특징으로 하는 전전자 교환기에서 스위치 정합시스템의 입출력 정합부의 시험방법.The comparison of the data of the transmission and reception memory in the third step (55 to 58) is performed by the first time division / space division switch matching device (15). In consideration of the change in data time due to data transmission, the input / output matching unit of the switch matching system of the switch matching system is characterized in that the data of the address delayed by the timing change is compared when the data of the receiving memory is read. Test Methods. 공간 분할 스위치 데이타 입력부, 다중화부, 직력변환부, 병렬변환부, 역다중화부, 공간분할 스위치 데이터 출력부, 제어장치 데이터 출력부를 각각 구비한 4조의 신분할/공간분할 스위치 정합장치(15 내지 18)과, 제어장치(19)를 포함하고 있는 스위치 정합시스템(20)과, 상기 제어장치(19)에 연결된 프로세서장치(39)를 구비한 하드웨어에 적용되어 스위치 정합시스템의 입출력정합부 시험방법에 있어서, 시험횟수를 지정하고, 첫번째 시분할/공간분할 스위치 정합장치(16)를 시험모드로 세팅시키고, 제어장치(19)의 송신 메모리에 시험데이터를 쓰는 제1단계(61 내지 63)와; 상기 제1단계(61 내지 63)수행 후, 시험데이타를 송출하여 시험데이타가 두번째 신분할/공간분할 스위치 정합장치(16)의 제어장치 데이터 입력부(44), 다중화부(42), 직렬 변환부(43), 병렬 변환부(47), 역다중화부(46), 공간분할 스위치 데이터 출력부(45)를 거쳐 첫번째 시분할/공간 분할 스위치 정합장치(15)의 공간분할 스위치 데이터 입력부(31), 다중화부(32), 직렬 변환부(33), 병렬 변환부(37), 역다중화부(36), 제어장치 데이터 출력부(38)로 송출되게 하는 제2단계(64)와; 상기 제2단계(64)수행 후, 두번째 신분할/공간분할 스위치 정합장치(16)을 거친 데이터를 수신 메모리에 쓰고, 송신 및 수신 메모리에 데이타가 같은지를 판단하여, 같으면 정상(OK) 카운터를 증가시키고, 다르면 비정상(NOK) 카운터를 증가시키는 제3단계(65 내지 68)와; 상기 제3단계(65 내지 68)수행 후, 지정된 시험횟수 만큼 시험 했는지 판단하여, 모자라면 제어장치(19) 송신 메모리에 시험 데이터를 쓰는 상기 제1단계로 리턴하고, 지정된 횟수만큼 진해되었으며 결과를 출력하고 종료하는 제4단계(69, 70)를 구비하여 수행하는 전전자 교환기에서 스위치 정합시스템의 입출력 정합부의 시험방법.4 sets of division / spatial division switch matching devices each including a spatial division switch data input unit, a multiplexing unit, a serial transformation unit, a parallel transformation unit, a demultiplexing unit, a space division switch data output unit, and a control unit data output unit, respectively. ), A switch matching system 20 including a control device 19, and a processor device 39 connected to the control device 19 is applied to the hardware to test the input and output matching part of the switch matching system A first step (61 to 63) for designating a test number, setting the first time division / space division switch matching device 16 to a test mode, and writing test data to the transmission memory of the control device 19; After performing the first steps (61 to 63), the test data is sent out so that the test data is the control device data input unit 44, the multiplexing unit 42, and the serial conversion unit of the second division / spatial division switch matching device 16. (43), the space division switch data input unit 31 of the first time division / space division switch matching device 15 via the parallel conversion unit 47, the demultiplexer 46, and the space division switch data output unit 45; A second step (64) for sending out to the multiplexer (32), the serial converter (33), the parallel converter (37), the demultiplexer (36), and the control device data output (38); After performing the second step 64, the data passed through the second division / space division switch matching device 16 is written to the reception memory, and it is determined whether the data is the same in the transmission and reception memory. A third step (65-68) of incrementing and incrementing the NOK counter if different; After performing the third step (65 to 68), it is determined whether the test is performed by the designated number of tests, and if not, the control device 19 returns to the first step of writing test data to the transmission memory, and the result is darkened by the specified number of times. And a fourth step (69, 70) for outputting and terminating. 제4항에 있어서, 세번째 시분할/공간분할 스위치(17)와 네번째 시분할 공간분할 스위치(18)에 대해서도 동일하게 수행하는 단계를 더 포함하는 것을 특징으로 하는 전전자 교환기에서 스위치 정합시스템의 입출력 정합부의 시험방법.5. The input / output matching unit of the switch matching system of the electronic switchboard according to claim 4, further comprising the step of performing the same with respect to the third time division / spatial division switch (17) and the fourth time division division switch (18). Test Methods. 제4항에 있어서, 상기 제3단계(65 내지 68)에서의 송신 및 수신 메모리의 데이타의 비교는, 두번째 신분할/공간분할 스위치 정합장치(15)에서 첫번째 시분할/공간 분할 스위치 정합장치(16)의 데이터가 송신됨에 의한 데이터 타이밍의 변화를 감안하여 수신 메모리의 데이터를 읽을 때 타이밍의 변화만큼 지연된 주소의 데이터를 읽어서 비교하도록 하는 것을 특징으로 하는 전전자 교환기에서 스위치 정합시스템의 입출력 정합부의 시험방법.5. The method of claim 4, wherein the comparison of the data in the transmit and receive memories in the third steps (65 to 68) is carried out at the second time division / space division switch matching device (15). In consideration of the change in the data timing due to the transmission of the data, the input / output matching unit of the switch matching system in the all-electronic switch is characterized in that the data of the address delayed by the change of the timing is read and compared. Way. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930021303A 1993-10-14 1993-10-14 Method for testing input/output interface part of switch interface system in full electronic switching system KR960015576B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021303A KR960015576B1 (en) 1993-10-14 1993-10-14 Method for testing input/output interface part of switch interface system in full electronic switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021303A KR960015576B1 (en) 1993-10-14 1993-10-14 Method for testing input/output interface part of switch interface system in full electronic switching system

Publications (2)

Publication Number Publication Date
KR950013307A true KR950013307A (en) 1995-05-17
KR960015576B1 KR960015576B1 (en) 1996-11-18

Family

ID=19365803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021303A KR960015576B1 (en) 1993-10-14 1993-10-14 Method for testing input/output interface part of switch interface system in full electronic switching system

Country Status (1)

Country Link
KR (1) KR960015576B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425490B1 (en) * 1997-01-11 2004-06-30 엘지전자 주식회사 Apparatus for switching audio signals of handset telephone

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425490B1 (en) * 1997-01-11 2004-06-30 엘지전자 주식회사 Apparatus for switching audio signals of handset telephone

Also Published As

Publication number Publication date
KR960015576B1 (en) 1996-11-18

Similar Documents

Publication Publication Date Title
KR970051420A (en) Parallel test circuit of semiconductor memory device
KR830008574A (en) Synchronizing circuiu
US20020029289A1 (en) Debugging of multiple data processors
KR950013307A (en) Test method of input / output matching part of switch matching system in all electronic switch
KR970049492A (en) Data Processor with Bus Controller
KR0130416B1 (en) Apparatus for testing space division switch of exchange
KR950035476A (en) Highway Rate Inverter of Electronic Switching System
KR950010666A (en) Apparatus and method for testing BBA bus loopbacks in TDX-IB
KR200167747Y1 (en) Dc bus loop-back test system for exchange
JPS61233853A (en) Interface test device
KR100214015B1 (en) Apparatus and method for checking time switch bit in electronic switching system having time switch structure
JP3006008B2 (en) Pseudo pattern generation / confirmation circuit
KR960006365A (en) Signal Multiplexing Device by Multiple Access
KR960015870B1 (en) Digital data testing device
KR970009439A (en) Test Method of Electronic Time Exchanger
KR960027833A (en) Packet integration test apparatus and method of electronic switch
KR950020351A (en) Signal / Alarm Status Display Test Circuit of NAS / CEPT Converter
JP2721200B2 (en) Network tester
KR940017594A (en) Extension and trunk line subscriber card function tester of private exchange
JPH0297151A (en) Data loopback testing method and time switch circuit to execute such method
JPH10246755A (en) Test circuit and test method for integrated circuit device
KR970058094A (en) Virtual Channel Implementation Method of Electronic Switching System
KR980013210A (en) Function test method of electronic exchanger
KR900008884A (en) Channel Matching Device and Method of Electronic Switching System
KR960012839A (en) Primary Group Speed and Basic Speed Multiplexing Subscriber Board Test Device for Electronic Switching System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee