Claims (50)
진폭이 복합 화상신호에 따라 변조되는 화상 반송파와의 결합 전송에서 상기 화상 반송파의 직각 위상차를 갖는 억압 반송파의 2진 위상 시프트 키잉 변조 측파대에 있는 디지탈 심볼을 직렬로 전송하는 시스템과 같이 사용되는 디지탈 신호 수신기에 있어서 : 상기 결합 전송에 응답하여 바람직한 검출기 응답과 바람직하지 않은 검출기 응답으로 이루어진 검출기 응답을 공급하기 위하여 상기 억압 반송파의 2진 위상 시프트 키잉을 검출하여, 진폭 변조된 화상 반송파로 부터 검출되는 복합 화상신호의 잔류성분으로 이루어진 상기 바람직하지 않은 검출기 응답을 수반하는 상기 바람직한 검출기 응답을 발생시키는 검출 장치와; 상기 검출기 응답을 디지탈화하기 위한 아날로그-디지탈 변환기와; 상기 디지탈화된 검출기 응답을 수신하여 상기 바람직하지 않은 검출기 응답보다는 오히려 상기 바람직한 검출기 응답에 주로 의존하는 응답을 발생시키기 위한 디지탈 콤 필터를 구비함을 특징으로 하는 디지탈 수신기.Digitally used as a system for serial transmission of digital symbols in a binary phase shift keying modulation sideband of a suppressed carrier having a quadrature phase difference of the image carrier in a combined transmission with an image carrier whose amplitude is modulated in accordance with a composite image signal. A signal receiver comprising: detecting a binary phase shift keying of a suppressed carrier in response to the combined transmission to detect a binary phase shift keying of the suppressed carrier to be detected from an amplitude modulated image carrier A detection device for generating the desired detector response involving the undesirable detector response consisting of residual components of the composite image signal; An analog to digital converter for digitizing the detector response; And a digital comb filter for receiving said digitalized detector response to generate a response that depends primarily on said desired detector response rather than said undesirable detector response.
제1항에 있어서, 상기 디지탈 콤 필터는 고역통과 디지탈 프레임-콤 필터임을 특징으로 하는 디지탈 수신기.The digital receiver of claim 1, wherein the digital comb filter is a high pass digital frame-comb filter.
제2항에 있어서, 상기 아날로그-디지탈 변환기는 오버샘플링 형태임을 특징으로 하는 디지탈 수신기.3. The digital receiver of claim 2, wherein the analog to digital converter is in the form of oversampling.
제1항에 있어서, 상기 디지탈 콤 필터는 고역통과 디지탈 라인-콤 필터임을 특징으로 하는 디지탈 수신기.4. The digital receiver of claim 1 wherein the digital comb filter is a high pass digital line-com filter.
제4항에 있어서, 상기 아날로그-디지탈 변환기는 '오버샘플링' 형태임을 특징으로 하는 디지탈 수신기.5. The digital receiver of claim 4, wherein the analog-to-digital converter is in the form of 'oversampling'.
제1항에 있어서, 상기 디지탈 콤 필터는 고역통과 디지탈 라인-콤 필터가 종속접속으로 이어지는 고역통과 디지탈 프레임-콤 필터임을 특징으로 하는 디지탈 수신기.The digital receiver as claimed in claim 1, wherein the digital comb filter is a highpass digital frame-comb filter in which the highpass digital line-comb filter is cascaded.
제6항에 있어서, 상기 아날로그-디지탈 변환기는 '오버샘플링' 형태임을 특징으로 하는 디지탈 수신기.7. The digital receiver of claim 6, wherein the analog-to-digital converter is in the form of 'oversampling'.
제6항에 있어서, 상기 고역통과 디지탈 라인-콤 필터로 부터 응답을 수신하고 각 디지탈 심볼의 일치상태를 결정하여 비트-직렬 디지탈 신호 응답을 발생하는 심볼 결정회로를 더 구비함을 특징으로 하는 디지탈 수신기.7. The apparatus of claim 6, further comprising a symbol determination circuit that receives a response from the high pass digital line-com filter and determines a coincidence state of each digital symbol to generate a bit-serial digital signal response. receiving set.
제1항에 있어서, 상기 디지탈 콤 필터는 고역통과 디지탈 프레임-콤 필터가 종속접속으로 이어지는 고역통과 디지탈 라인-콤 필터임을 특징으로 하는 디지탈 수신기.2. The digital receiver of claim 1, wherein the digital comb filter is a highpass digital line-comb filter in which the highpass digital frame-comb filter is cascaded.
제9항에 있어서, 상기 아날로그-디지탈 변환기는 '오버샘플링' 형태임을 특징으로 하는 디지탈 수신기.10. The digital receiver of claim 9 wherein the analog-to-digital converter is in the form of 'oversampling'.
제9항에 있어서, 상기 고역통과 디지탈 라인-콤 필터로 부터 응답을 수신하고 각 디지탈 심볼의 일치상태를 결정하여 비트-직렬 디지탈 신호 응답을 발생하는 심볼 결정회로를 더 구비함을 특징으로 하는 디지탈 수신기.10. The apparatus of claim 9, further comprising a symbol determination circuit that receives a response from the high pass digital line-com filter and determines a coincidence state of each digital symbol to generate a bit-serial digital signal response. receiving set.
진폭이 복합 화상신호에 따라 변조되는 화상 반송파와의 결합 전송에서 상기 화상 반송파의 직각 위상에 있는 억압 반송파의 2진 위상 시프트 키잉 변조 측파대에서 디지탈 심볼을 직렬로 전송하는 시스템과 같이 사용되는 디지탈 신호 수신기에 있어서, 상기 결합 전송에 응답하여 검출기 응답을 공급하기 위하여 상기 억압 반송파의 2진 위상 시프트 키잉을 검출하여, 진폭 변조된 화상 반송파로 부터 검출되는 복합 화상신호의 잔류성분으로 이루어진 상기 바람직하지 않은 검출기 응답을 수반하는 바람직한 검출기 응답을 발생시키는 검출 장치와; 상기 검출기 응답을 '오버샘플링'하고 결과의 디지탈화하여 그렇게 디지탈화된 결과의 샘플의 각각에 대하여 소정수의 비트 해상도를 가지는 '오버샘플링'되고 디지탈화된 검출기의 응답을 발생시키는 아날로그-디지탈 변환기와; 상기 '오버샘플링'되고 디지탈화된 검출기 응답을 수신하고 디지탈 저역 통과 필터 응답을 발생시키기 위한 디지탈 저역 통과 필터와; 상기 디지탈 저역 통과 필터 응답을 십진화하여 상대적으로 성기게 표본화되고 디지탈화된 검출기 응답인 부표본화기 응답을 발생시키며, 상기 부표본화기 응답의 각 샘플은 상기 소정수의 비트 해상도보다 더 많은 수의 비트 해상도를 가지고 있으며, 상기 부표본화기 응답은 상기 바람직한 검출기 응답으로 부터 발생하는 상대적으로 성기게 표본화되며 디지탈화된 검출기 응답과 상기 바람직한 검출기 응답으로 부터 발생하는 상대적으로 성기게 표본화되고 디지탈화된 바람직하지 않은 검출기 응답을 포함하고 있는 부표본화기와; 상기 상대적으로 성기게 표본화되고 디지탈화된 바람직한 검출기 응답을 나타내는 내부의 각 디지탈 심볼에 대해 다수의 응답레벨을 가지는 결합된 콤 응답에서, 상기 부표본화기 응답을 수신하고 상기 바람직하지 않은 상대적으로 성기게 표본화되고 디지탈화된 검출기 응답을 선택하기 위해 접속된 고역통과 디지탈 라인-콤 필터와 고역통과 디지탈 프레임-콤 필터의 종속접속과; 상기 결합된 콤 필터 응답에 응답하여 각 디지탈 심볼의 일치상태를 결정하여 비트-직렬 디지탈 신호 응답을 발생시키는 심볼 결정 회로를 구비함을 특징으로 하는 디지탈 수신기.Digital signals used in systems such as systems for transmitting digital symbols in series in a binary phase shift keying modulation sideband of a suppressed carrier in a quadrature phase of the image carrier in a combined transmission with an image carrier whose amplitude is modulated in accordance with a composite image signal. Wherein the receiver detects binary phase shift keying of the suppressed carrier to supply a detector response in response to the combined transmission, wherein the undesirable component consists of residual components of the composite image signal detected from an amplitude modulated image carrier. A detection device for generating a desired detector response involving a detector response; An analog-to-digital converter for 'oversampling' the detector response and for digitizing the result to produce a response of an 'oversampled' and digitized detector having a predetermined number of bit resolutions for each of the samples of the digitized result; A digital low pass filter for receiving the 'oversampled' and digitized detector response and generating a digital low pass filter response; Decimate the digital low pass filter response to generate a subsampler response, which is a relatively sparse sampled and digitalized detector response, where each sample of the subsampler response has a greater number of bits than the predetermined number of bit resolutions. Has a resolution and the subsampler response is a relatively sparse sampled and digitized detector response resulting from the desired detector response and a relatively sparse sampled and digitalized undesirable detector resulting from the desired detector response. A subsampler containing the response; In the combined comb response having multiple response levels for each digital symbol therein representing the relatively coarse sampled and digitally detected desired detector response, the subsampler response is received and the undesirably relatively coarse sampled. A cascade of highpass digital line-com filters and highpass digital frame-comb filters connected to select a digitalized detector response; And a symbol determination circuit for determining a coincidence state of each digital symbol in response to the combined comb filter response to generate a bit-serial digital signal response.
제12항에 있어서, 상기 고역통과 디지탈 프레임-콤 필터가 상기 종속접속에 있어 상기 고역통과 디지탈 라인-콤 필터 앞에 오며, 상기 부표본화기 응답을 수신하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 입력접속과; 상기 고역통과 디지탈 프레임-콤 필터 응답을 입력신호로서 상기 디지탈 라인-콤 필터로 공급하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 출력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속에서 수신되는 상기 부표본화기 응답을 상기 복합 화상신호의 프레임 주사의 지속시간에 상응하는 시간 간격만큼 지연하기 위한 1-프레임 디지탈 지연선과; 상기 1-프레임 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 프레임-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제1디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.13. The input of the highpass digital frame-comb filter of claim 12, wherein the highpass digital frame-comb filter precedes the highpass digital line-comb filter in the cascaded connection and receives the subsampler response. Connection; An output connection of the high pass digital frame-comb filter for supplying the high pass digital frame-comb filter response as an input signal to the digital line-com filter; A 1-frame digital delay line for delaying the subsampler response received at the input connection of the high pass digital frame-comb filter by a time interval corresponding to the duration of frame scanning of the composite image signal; A first input connection for receiving a delayed response from the 1-frame digital delay line, a second input connection connected without substantial delay from the input connection of the high pass digital frame-comb filter, and the first and second input connections. And a first digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of the high pass digital frame-comb filter.
제13항에 있어서, 상기 1-프레임 지연선은 판독-기입 반복(read-then-write-over) 모드에서 동작되는 랜덤 액세스 메모리(RAM)임을 특징으로 하는 디지탈 수신기.15. The digital receiver of claim 13 wherein the 1-frame delay line is random access memory (RAM) operated in a read-then-write-over mode.
제13항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 고역통과 디지탈 프레임-콤 필터 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 고역통과 디지탈 프레임-콤 필터 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간 간격만큼 지연시키기 위한 1-H 디지탈 지연선과; 상기 1-H 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.14. The apparatus of claim 13, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the high pass digital frame-comb filter response; An output connection of the high pass digital line-comb filter to supply the combined comb filter response; A 1-H digital delay line for delaying the high pass digital frame-comb filter response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration of the horizontal scan line of the composite image signal; A first input connection for receiving a delayed response from the 1-H digital delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. And a second digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of said high pass digital line-comb filter.
제15항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 임계레벨을 초과할때는 제1상태에 있으며 상기 정류응답이 임계레벨을 초과하지 않을때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.16. The apparatus of claim 15, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit and in a first state when the rectified response exceeds a threshold level and in a second state when the rectified response does not exceed a threshold level. And a threshold detector having an output connection for feeding bits of the digital signal.
제13항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 고역통과 디지탈 프레임-콤 필터 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 고역통과 디지탈 프레임-콤 필터 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간 간격만큼 지연시키기 위한 제1 1-H 디지탈 지연선과; 상기 제1 1-H 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동응답을 공급하기 위한 출력접속을 가진 제2 디지탈 감산기와; 상기 제2 디지탈 감산기의 차동응답을 지속시간 1-H에 상응하는 시간 간격만큼 지연시키기 위한 제2 1-H 에 상응하는 시간 간격만큼 지연시키기 위한 제2 1-H 디지탈 지연선과 상기 제2 1-H 디지탈 자연선으로부터 지연된응답을 수신하기 위한 제1입력접속과, 상기 제2 디지탈 감산기의 출력접속으로 부터 실질적인 지연없이 접속된 제2 입력접속과, 상기 제1 및 제2입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속3을 가진 제3 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.14. The apparatus of claim 13, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the high pass digital frame-comb filter response; An output connection of the high pass digital line-comb filter to supply the combined comb filter response; A first 1-H digital delay for delaying the high pass digital frame-comb filter response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration of the horizontal scan line of the composite image signal. Crypts; A first input connection for receiving a delayed response from the first 1-H delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. A second digital subtractor having an output connection for supplying a differential response to the signal at the second input connection; A second 1-H digital delay line and the second 1-H for delaying the differential response of the second digital subtractor by a time interval corresponding to a second 1-H to delay the differential response of the second digital subtractor by a time interval corresponding to a duration 1-H. A first input connection for receiving a delayed response from an H digital natural line, a second input connection connected without a substantial delay from an output connection of the second digital subtractor, and a signal at the first and second input connections. And a third digital subtractor having an output connection 3 for supplying a differential response to the output of the high pass digital line-comb filter.
제17항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 제1임계 레벨을 초과하고 제1임계 레벨 보다 높은 제2임계 레벨을 초과하 않을때는 제1상태에 있으며 상기 정류응답이 상기 제1임계 레벨을 초과하지 않거나 상기 제1 및 제2 임계레벨을 다 초과할때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.18. The apparatus of claim 17, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit, and in a first state when the rectified response exceeds a first threshold level and does not exceed a second threshold level higher than the first threshold level. And a threshold detector having an output connection for supplying a bit of a digital signal in a second state when the rectification response does not exceed the first threshold level or exceeds the first and second threshold levels. Digital signal receiver.
제12항에 있어서, 상기 고역통과 디지탈 프레임-콤 필터가 상기 고역통과 디지탈 라인-콤 필터 뒤에 이어지며 상기 고역통과 디지탈 라인-콤 필터로 부터의 응답을 수신하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 출력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속에서 수신되는 상기 고역통과 디지탈 라인-콤 필터로 부터의 응답을 상기 복합 화상신호의 프레임 주사의 지속시간에 상응하는 시간 간격만큼 지연하기 위한 1-프레임 디지탈 지연선과; 상기 1-프레임 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 프레임-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제1 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.13. The high pass digital frame-comb filter of claim 12, wherein the highpass digital frame-comb filter follows the highpass digital line-comb filter and receives the response from the highpass digital line-comb filter. The input connection of; An output connection of the high pass digital frame-comb filter to supply the combined comb filter response; 1-frame digital for delaying the response from the highpass digital line-comb filter received at the input connection of the highpass digital frame-comb filter by a time interval corresponding to the duration of frame scanning of the composite image signal. Delay lines; A first input connection for receiving a delayed response from the 1-frame digital delay line, a second input connection connected without substantial delay from the input connection of the high pass digital frame-comb filter, and the first and second input connections. And a first digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of the high pass digital frame-comb filter.
제19항에 있어서, 상기 1-프레임 지연선은 판독-기입 반복 모드에서 동작되는 랜덤 액세스 메모리(RAM)임을 특징으로 하는 디지탈 수신기.20. The digital receiver of claim 19 wherein the 1-frame delay line is a random access memory (RAM) operated in a read-write repeat mode.
제19항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 부표본화기 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로의 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 바람직하지 않은 검출기 응답을 수반하는 바람직한 검출기 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간 간격만큼 지연하기 위한 제1-H 디지탈 지연선과; 상기 1-H 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.20. The apparatus of claim 19, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the subsampler response; An output connection of the high pass digital line-comb filter to an input connection of the high pass digital frame-comb filter; 1-H digital for delaying a desired detector response involving an undesirable detector response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration of the horizontal scan line of the composite image signal. Delay lines; A first input connection for receiving a delayed response from the 1-H digital delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. And a second digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of said high pass digital line-comb filter.
제21항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 임계레벨을 초과할때는 제1상태에 있으며 상기 정류응답이 임계레벨을사용/ 초과하지 않을때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.22. The apparatus of claim 21, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from the output connection of the absolute value circuit and in a first state when the rectified response exceeds a threshold level and a second state when the rectified response does not use / exceed a threshold level And a threshold detector having an output connection for supplying bits of the digital signal in the digital signal receiver.
제19항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 부표본화기 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로의 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 바람직하지 않은 검출기 응답을 수반하는 바람직한 검출기 응답을 상기 복합 화상신호의 수평 주사선의 지속시간 1-H에 상응하는 시간 간격만큼 지연시키기 위한 1-H 디지탈 지연선과; 상기 제1 1-H 디지탈 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동응답을 공급하기 위한 출력접속을 가진 제2 디지탈 감산기와; 상기 제2 디지탈 감산기의 차동응답을 지속시간 1-H에 상응하는 시간 간격만큼 지연시키기 위한 제21-H 디지탈 지연선과; 상기 제21-H 디지탈 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력접속과, 상기 제2 디지탈 감산기의 출력접속으로 부터의 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제3 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.20. The apparatus of claim 19, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the subsampler response; An output connection of the high pass digital line-comb filter to an input connection of the high pass digital frame-comb filter; 1 for delaying the desired detector response involving the undesirable detector response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration 1-H of the horizontal scan line of the composite image signal. -H digital delay line; A first input connection for receiving a delayed response from the first 1-H digital delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first input connection; And a second digital subtractor having an output connection for supplying a differential response to the signal at the second input connection; A 21-H digital delay line for delaying the differential response of the second digital subtractor by a time interval corresponding to duration 1-H; A first input connection for receiving a delayed response from the 21-H digital delay line, a second input connection connected without a substantial delay from the output connection of the second digital subtractor, and the first and second connections; And a third digital subtractor having an output connection for supplying a differential response to a signal at an input connection to an output connection of said high pass digital line-comb filter.
제23항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 제1임계 레벨을 초과하고 제1임계 레벨 보다 높은 제2임계 레벨을 초과하지 않을때는 제1상태에 있으며 상기 정류응답이 상기 제1임계 레벨을 초과하지 않거나 상기 제1 및 제2 임계레벨을 다 초과할때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 2중-임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.24. The apparatus of claim 23, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit, and in a first state when the rectified response exceeds a first threshold level and does not exceed a second threshold level higher than the first threshold level. And a double-threshold detector having an output connection for supplying a bit of a digital signal in a second state when the rectified response does not exceed the first threshold level or exceeds the first and second threshold levels. Digital signal receiver characterized in that.
진폭이 복합 화상신호에 따라 변조되는 화상 반송파와 직각위상에 있는 억압 반송파의 2진 위상 시프트 키잉 변조 측파대에서 디지탈 정보를 전송하기 위한 시스템과 함께 사용되는 디지탈 수신기에 있어서, 진폭변조된 화상파와 2진 위상 시프트 키잉된 억압 반송파로 이루어진 선택된 고주파 신호에 대한 중간 주파수 신호 응답을 공급하기 위한 동조기와; 필터링소자 및 증폭소자를 구비하고 있으며 증폭된 중간 주파수 증폭기 응답을 공급하는 상기 중간 주파수 신호 응답에 대한 중간 주파수 증폭기와; 주파수 및 위상 에러 신호에 의해 제어되는 중간 주파수와 평균위상에서, 동상 중간 주파수 화상 반송파와 직각 위상 중간 주파수 화상 반송파를 발생시키기 위한 제1 제어 발진 회로와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여, 공급되는 동상 중간 주파수 화상 반송파에 따라 복합 화상신호를 동기적으로 검출하기 위한 동상 화상 검출기와; 상기 증폭된 중간 주파수 증폭기 응답을 수신하여, 상기 직각 위상 화상 검출기로 부터의 직각 위상 화상 검출기 응답에서 상기 주파수 및 위상 에러 신호를 포함하는 상기 복합 화상신호의 영역을 수반하는 2진 위상 시프트 키잉신호를 공급되는 상기 직각위상 중간 주파수 화상 반송파에 따라 동기적으로 검출하기 위한 직각 위상 화상 검출기와; 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수평 동기 펄스를 분리하기 위한 수평 동기 분리기와; 상기 분리된 수평 동기 펄스에 의해 제어되며 상기 2진 위상 시프트 키잉 신호에 대한 심볼 레이트의 배수가 되는 주파수 및 위상에서 클럭 발진을 발생시키기 위한 제2 제어 발진기와; 상기 직각 위상 화상 검출기 응답을 수신하기 위한 입력접속과 상기 클럭 발진에 응답하여 표본화되는 상기 직각 위상 화상 검출기 응답의 표본에 대한 디지탈화된 응답을 공급하기 위한 출력접속을 가진 아날로그-디지탈 변환기와; 상기 아날로그-디지탈 변환기의 출력접속으로 부터 상기 클럭 발진에 응답하여 표본화되는 상기 아날로그 입력신호의 표본에 대한 디지탈화된 응답에 응답하여, 상기 2진 위상 시프트 키잉 신호에 대한 상기 심볼 레이트에서의 상기 디지탈화된 직각 위상 화상 검출기 응답을 공급하기 위한 수단과; 상기 2진 위상 시프트 키잉 신호에 대한 상기 심볼 레이트에서 공급되는 상기 디지탈화된 직각 위상 화상 검출기 응답을 수신하고 그 내부의 응답을 상기 2진 위상 시프트 키잉 신호에 대한 디지탈 콤 필터 응답을 공급하며 상기 복합 화상신호의 수반하는 영역에 대한 디지탈 콤 필터 응답이 억압되는 디지탈 콤 필터와; 상기 디지탈 콘 필터 응답을 수신하고 상기 2진 위상 시프트 키잉 신호에 의해 전송되는 심볼을 결정하기 위한 심볼 결정 회로를 구비함을 특징으로 하는 디지탈 수신기.A digital receiver for use with a system for transmitting digital information in a binary phase shift keying modulation sideband of an oppressed carrier at an orthogonal phase with an image carrier whose amplitude is modulated in accordance with a composite image signal, wherein the amplitude modulated image wave and A tuner for supplying an intermediate frequency signal response to a selected high frequency signal consisting of a retarded carrier, which is phase shift keyed; An intermediate frequency amplifier for said intermediate frequency signal response having a filtering element and an amplifying element and for supplying an amplified intermediate frequency amplifier response; A first controlled oscillation circuit for generating an in-phase intermediate frequency image carrier and a quadrature phase intermediate frequency image carrier at an intermediate frequency and an average phase controlled by the frequency and phase error signal; An in-phase image detector for receiving the amplified intermediate frequency amplifier response and synchronously detecting a composite image signal according to a supplied in-phase intermediate frequency image carrier; Receiving the amplified intermediate frequency amplifier response and receiving a binary phase shift keying signal accompanying an area of the composite image signal including the frequency and phase error signal in a quadrature phase image detector response from the quadrature phase image detector; A quadrature phase image detector for detecting synchronously according to the quadrature intermediate frequency image carrier supplied; A horizontal synchronous separator for separating horizontal synchronous pulses from the composite image signal detected by the in-phase image detector; A second controlled oscillator for generating a clock oscillation at a frequency and a phase controlled by said separated horizontal sync pulse and a multiple of a symbol rate for said binary phase shift keying signal; An analog-to-digital converter having an input connection for receiving the quadrature phase image detector response and an output connection for supplying a digitalized response to a sample of the quadrature phase image detector response sampled in response to the clock oscillation; The digitalized at the symbol rate for the binary phase shift keying signal in response to a digitalized response to a sample of the analog input signal sampled in response to the clock oscillation from an output connection of the analog-to-digital converter. Means for supplying a quadrature phase image detector response; Receive the digitalized quadrature phase image detector response supplied at the symbol rate for the binary phase shift keying signal and supply a digital comb filter response for the binary phase shift keying signal therein with the response therein; A digital comb filter in which a digital comb filter response to an accompanying region of the signal is suppressed; And a symbol determination circuit for receiving the digital cone filter response and for determining a symbol transmitted by the binary phase shift keying signal.
제25항에 있어서, 상기 클럭 발진은 상기 아날로그-디지탈 변환기가 상기 검출기 응답을 '오버샘플링'하고 결과의 샘플을 디지탈화하여 그렇게 디지탈화된 결과의 샘플의 각각에 대해 소정수의 비트 해상도를 가진, '오버샘플링'되고 디지탈화된 검출기 응답을 발생시키는 주파수로 이루어지며, 상기 2진 위상 시프트 키잉 신호에 대한 상기 심볼 레이트에서의 디지탈화된 직각 위상 화상 검출기 응답을 공급하기 위한 수단은 상기 아날로그-디지탈 변환기로 부터 '오버샘플링'되고 디지탈화된 검출기 응답을 수신하고 디지탈 저역 통과 필터 응답을 발생시키는 디지탈 저역 통과 필터와; 상기 디지탈 저역 통과 필터 응답을 십진화하여 상기 2진 위상 시프트 키잉 신호에 대한 상기 심볼 레이트에서의 상기 디지탈화된 직각 위상 화상 검출기 응답을 발생시키는 부표본화기를 구비함을 특징으로 하는 디지탈 수신기.26. The method of claim 25, wherein the clock oscillation has a predetermined number of bit resolutions for each of the samples of the result so digitalized that the analog-to-digital converter 'oversamples' the detector response and digitizes the resulting sample. Means for supplying a digitalized quadrature phase image detector response at the symbol rate for the binary phase shift keying signal, the frequency of generating an oversampled and digitized detector response from the analog-to-digital converter. A digital low pass filter for receiving an 'oversampled' and digitized detector response and generating a digital low pass filter response; And a subsampler to digitize the digital low pass filter response to generate the digitalized quadrature image detector response at the symbol rate for the binary phase shift keying signal.
제25항에 있어서, 상기 디지탈 콤 필터는 고역통과 디지탈 프레임-콤 필터 다음에 고역통과 디지탈 라인-콤 필터가 이어지는 종속접속으로 구성됨을 특징으로 하는 디지탈 수신기.26. The digital receiver of claim 25, wherein the digital comb filter comprises a cascade followed by a highpass digital frame-comb filter followed by a highpass digital line-comb filter.
제27항에 있어서, 상기 고역통과 디지탈 프레임-콤 필터는 상기 부표본화기 응답을 수신하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 입력접속과; 상기 고역통과 디지탈 프레임-콤 필터 응답을 입력신호로서 상기 고역통과 디지탈 라인-콤 필터로 공급하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 출력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속에서 수신되는 상기 부표본화기 응답을 상기 복합 화상신호의 프레임 주사의 지속시간에 상응하는 시간 간격만큼 지연하기 위한 1-프레임 디지탈 지연선과; 상기 1-프레임 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 프레임-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제1 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.28. The apparatus of claim 27, wherein the highpass digital frame-comb filter comprises: an input connection of the highpass digital frame-comb filter to receive the subsampler response; An output connection of said highpass digital frame-comb filter for supplying said highpass digital frame-comb filter response as an input signal to said highpass digital line-comb filter; A 1-frame digital delay line for delaying the subsampler response received at the input connection of the high pass digital frame-comb filter by a time interval corresponding to the duration of frame scanning of the composite image signal; A first input connection for receiving a delayed response from the 1-frame digital delay line, a second input connection connected without substantial delay from the input connection of the high pass digital frame-comb filter, and the first and second input connections. And a first digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of the high pass digital frame-comb filter.
제28항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 고역통과 디지탈 프레임-콤 필터 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 고역통과 디지탈 프레임-콤 필터 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간 간격만큼 지연시키기 위한 1-H 디지탈 지연선과; 상기 1-H 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.29. The apparatus of claim 28, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the high pass digital frame-comb filter response; An output connection of the high pass digital line-comb filter to supply the combined comb filter response; A 1-H digital delay line for delaying the high pass digital frame-comb filter response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration of the horizontal scan line of the composite image signal; A first input connection for receiving a delayed response from the 1-H digital delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. And a second digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of said high pass digital line-comb filter.
제29항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 임계레벨을 초과할때는 제1상태에 있으며 상기 정류응답이 임계레벨을 초과하지 않을때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.30. The apparatus of claim 29, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit and in a first state when the rectified response exceeds a threshold level and in a second state when the rectified response does not exceed a threshold level. And a threshold detector having an output connection for feeding bits of the digital signal.
제29항에 있어서, 상기 심볼 결정회로의 출력접속으로 부터 공급되는 출력 신호비트는 심볼 레이트로 공급되며, 상기 디지탈 신호 수신기는 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수직 동기 펄스를 분리하기 위한 수직 동기 분리기와; 행에 따른 심볼 카운트가 중간 행 영역에 있는 것이 아닐때 발생하는 분리된 수직 동기 펄스를 카운팅하여 데이타 프레임 카운트를 발생시키는 데이타 프레임 카운터와; 상기 심볼 결정회로의 출력접속으로 부터 비트를 수신하고 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 소정의 한 값을 가질때 그리고 그럴때만 상기 비트를 수신하기 위해 접속된 입력접속과, 1/2 심볼 레이트에서 그리고 소정의 순서로 상기 심볼 결정회로 출력신호 비트를 공급하기 위한 출력접속을 가진 레이트 버퍼를 더 구비함을 특징으로 하는 디지탈 신호 수신기.30. The device of claim 29, wherein an output signal bit supplied from an output connection of the symbol determination circuit is supplied at a symbol rate, and the digital signal receiver separates vertical sync pulses from the composite image signal detected by the in-phase image detector. A vertical synchronous separator; A data frame counter for generating a data frame count by counting the separate vertical sync pulses generated when the symbol counts according to the row are not in the middle row region; An input connection connected to receive a bit from an output connection of the symbol determination circuit and to receive the bit only when and when the data frame count modulo-2 has a predetermined value of two values, and a 1/2 symbol And a rate buffer having an output connection for supplying the symbol determination circuit output signal bits at a rate and in a predetermined order.
제31항에 있어서, 상기 레이트 버퍼는 1/2 심볼 레이트에서 그리고 데이타 열 단위의 순서로 상기 심볼 결정회로 출력신호 비트를 에러 정정 디코더로 공급하기 위한 디인터리버(de-interleaver)로 동작됨을 특징으로 하는 디지탈 신호 수신기.32. The method of claim 31, wherein the rate buffer is operated as a de-interleaver for supplying the symbol decision circuit output signal bits to an error correction decoder at a half symbol rate and in order of data string units. Digital signal receiver.
제31항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭 발진을 카운팅하여 행에 따른 심볼 카운트를 발생시키며 각각의 상기 분리된 수평 동기 펄스에 응답하여 상기 심볼 카운트에 대한 소정의 기본 카운트값으로 상기 심볼 카운트를 리셋시키는 행에 따른 심볼 카운터와; 상기 행에 따른 심볼 카운터가 리셋될때 마다 카운팅하여 데이타 행 카운트를 발생시키며 각각의 상기 분리된 수직 동기 펄스에 응답하여 상기 데이타 행 카운트에 대한 소정의 기본 카운트값으로 상기 데이타 행 카운트를 리셋시키는 데이타 행 카운터와; 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 상기 소정의 하나의 값을 가질때 그리고 그럴때만 상기 심볼 결정회로의 출력접속으로 부터 비트에 의해 개개의 시간 동안 기입되며, 상기 개개의 시간동안 기입 어드레싱으로서 상기 데이타 행 카운트와 행에 따른 심볼 카운트를 함께 수신하며, 상기 레이트 버퍼에 포함되는 적어도 하나의 랜덤 액세스 메모리(RAM)를 더 구비함을 특징으로 하는 디지탈 신호 수신기.32. The digital signal receiver of claim 31, wherein the digital signal receiver counts the symbol clock oscillations to generate a row of symbol counts and the symbols with a predetermined basic count value for the symbol count in response to each of the separate horizontal sync pulses. A symbol counter according to the row for resetting the counts; A data row counting each time a symbol counter according to the row is reset to generate a data row count and resetting the data row count to a predetermined base count value for the data row count in response to each of the separate vertical sync pulses. A counter; When the data frame count modulo-2 has the predetermined one of two values and only then is written by the bit from the output connection of the symbol determination circuit for an individual time, and as the write addressing for the respective time. And at least one random access memory (RAM) included in the rate buffer and receiving the data row count and the symbol count according to the row.
제28항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 고역통과 디지탈 프레임-콤 필터 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 상기 고역통과 디지탈 프레임-콤 필터 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간 간격만큼 지연시키기 위한 1-H 디지탈 지연선과; 상기 제1 1-H 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동응답을 공급하기 위한 출력접속을 가진 제2 디지탈 감산기와; 상기 제2 디지탈 감산기의 차동응답을 지속시간 1-H에 상응하는 시간 간격만큼 지연시키기 위한 제2 1-H 디지탈 지연선과; 상기 제2 1-H 디지탈 감산기의 출력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제3 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.29. The apparatus of claim 28, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the high pass digital frame-comb filter response; An output connection of the high pass digital line-comb filter to supply the combined comb filter response; A 1-H digital delay line for delaying the high pass digital frame-comb filter response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration of the horizontal scan line of the composite image signal; A first input connection for receiving a delayed response from the first 1-H delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. A second digital subtractor having an output connection for supplying a differential response to the signal at the second input connection; A second 1-H digital delay line for delaying the differential response of the second digital subtractor by a time interval corresponding to duration 1-H; Output of the high pass digital line-comb filter a differential response to a signal at the first and second input connections and a second input connection connected without substantial delay from the output connection of the second 1-H digital subtractor; And a third digital subtractor having an output connection for supplying the connection.
제34항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 제1임계 레벨을 초과하고 제1임계 레벨 보다 높은 제2임계 레벨을 초과하지 않을때는 제1상태에 있으며 상기 정류응답이 상기 제1임계 레벨을 초과하지 않거나 상기 제1 및 제2 임계레벨을 다 초과할때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 2중-임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.35. The apparatus of claim 34, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit, and in a first state when the rectified response exceeds a first threshold level and does not exceed a second threshold level higher than the first threshold level. And a double-threshold detector having an output connection for supplying a bit of a digital signal in a second state when the rectified response does not exceed the first threshold level or exceeds the first and second threshold levels. Digital signal receiver characterized in that.
제34항에 있어서, 상기 심볼 결정회로의 출력접속으로 부터 공급되는 출력 신호비트는 심볼 레이트에서 공급되며, 상기 디지탈 신호 수신기는 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수직 동기펄스를 분리하기 위한 수직 동기 분리기와; 행에 따른 심볼 카운트가 중간 행 영역에 있는 것이 아닐때 발생하는 분리된 수직 동기 펄스를 카운팅하여 데이타 프레임 카운트를 발생시키는 데이타 프레임 카운터와; 상기 심볼 결정회로의 출력접속으로 부터 비트를 수신하고 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 소정의 한 값을 가질때 그리고 그럴때만 상기 비트를 수신하기 위해 접속된 입력접속과, 1/2 심볼 레이트로 그리고 소정의 순서로 상기 심볼 결정회로 출력신호 비트를 공급하기 위한 출력접속을 가진 레이트 버퍼를 더 구비함을 특징으로 하는 디지탈 신호 수신기.35. The digital signal receiver of claim 34, wherein the output signal bits supplied from the output connection of the symbol determination circuit are supplied at a symbol rate, and the digital signal receiver separates vertical sync pulses from the composite image signal detected by the in-phase image detector. A vertical synchronous separator; A data frame counter for generating a data frame count by counting the separate vertical sync pulses generated when the symbol counts according to the row are not in the middle row region; An input connection connected to receive a bit from an output connection of the symbol determination circuit and to receive the bit only when and when the data frame count modulo-2 has a predetermined value of two values, and a 1/2 symbol And a rate buffer having an output connection for supplying the symbol determination circuit output signal bits at a rate and in a predetermined order.
제36항에 있어서, 상기 레이트 버퍼는 1/2 심볼 레이트에서 그리고 데이타 열 단위 순서로 상기 심볼 결정회로 출력신호 비트를 에러 정정 디코더로 공급하기 위한 디인터리버(de-interleaver)로 동작됨을 특징으로 하는 디지탈 신호 수신기.37. The method of claim 36, wherein the rate buffer is operated as a de-interleaver for supplying the symbol decision circuit output signal bits to an error correction decoder at a half symbol rate and in data string order. Digital signal receiver.
제36항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭 발진을 카운팅하여 심볼 카운트를 발생시키며 각각의 상기 분리된 수평 동기펄스에 응답하여 상기 심볼 카운트에 대한 소정의 기본 카운트값으로 상기 심볼 카운트를 리셋시키는 행에 따른 심볼 카운터와; 상기 행에 따른 심볼 카운트가 리셋될때 마다 카운팅하여 데이타 행 카운트를 발생시키며 각각의 상기 분리된 수직 동기펄스에 응답하여 상기 데이타 행 카운트에 대한 소정의 기본 카운트값으로 상기 데이타 행 카운트를 리셋시키는 데이타 행 카운터와; 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 상기 소정의 하나의 값을 가질때 그리고 그럴때만 상기 심볼 결정회로의 출력접속으로 부터 비트에 의해 개개의 시간 동안 기입되며, 상기 개개의 시간동안 기입 어드레싱으로서 상기 데이타 행 카운트와 행에 따른 심볼 카운트를 함께 수신하며, 상기 레이트 버퍼에 포함되는 적어도 하나의 랜덤 액세스 메모리(RAM)를 더 구비함을 특징으로 하는 디지탈 신호 수신기.37. The digital signal receiver of claim 36, wherein the digital signal receiver counts the symbol clock oscillations to generate a symbol count and resets the symbol count to a predetermined base count value for the symbol count in response to each of the separate horizontal sync pulses. A symbol counter according to the row to be made; A data row counting each time the symbol count according to the row is reset to generate a data row count and resetting the data row count to a predetermined base count value for the data row count in response to each of the separate vertical sync pulses. A counter; When the data frame count modulo-2 has the predetermined one of two values and only then is written by the bit from the output connection of the symbol determination circuit for an individual time, and as the write addressing for the respective time. And at least one random access memory (RAM) included in the rate buffer and receiving the data row count and the symbol count according to the row.
제25항에 있어서, 상기 디지탈 콤 필터는 고역통과 디지탈 라인-콤 필터 다음에 고역통과 디지탈 프레임-콤 필터가 이어지는 종속접속으로 구성됨을 특징으로 하는 디지탈 수신기.26. The digital receiver of claim 25, wherein the digital comb filter comprises a cascade followed by a highpass digital line-comb filter followed by a highpass digital frame-comb filter.
제39항에 있어서, 상기 고역통과 디지탈 프레임-콤 필터는 상기 고역통과 디지탈 라인-콤 필터 응답을 수신하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 입력접속과; 상기 결합된 콤 필터 응답을 공급하기 위한 상기 고역통과 디지탈 프레임-콤 필터의 출력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속에서 수신되는 상기 고역통과 디지탈 라인-콤 필터로 부터의 응답을 상기 복합 화상신호의 프레임 주사의 지속시간에 상응하는 시간 간격만큼 지연하기 위한 1-H 디지탈 지연선과; 상기 1-H 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2입력접속에서의 신호에 대한 차등 응답을상기 고역통과 디지탈 프레임-콤 필터의 촐력접속으로 공급하기 위한 출력접속을 가진 제1 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.40. The apparatus of claim 39, wherein the highpass digital frame-comb filter comprises: an input connection of the highpass digital frame-comb filter to receive the highpass digital line-comb filter response; An output connection of the high pass digital frame-comb filter to supply the combined comb filter response; 1-H digital for delaying the response from the highpass digital line-comb filter received at the input connection of the highpass digital frame-comb filter by a time interval corresponding to the duration of frame scanning of the composite image signal. Delay lines; A first input connection for receiving a delayed response from the 1-H delay line, a second input connection connected without a substantial delay from an input connection of the high pass digital frame-comb filter, and the first and second connections; A differential response to the signal at the second input connection and a differential response to the signal at the first and second input connections, the second input connection being connected with no substantial delay from the input connection of said highpass digital frame-comb filter. And a first digital subtractor having an output connection for supplying to the output connection of the high pass digital frame-comb filter.
제40항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 부표본화기 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로의 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 바람직하지 않은 검출기 응답을 수반하는 바람직한 검출기 응답을 상기 복합 화상신호의 수평 주사선의 지속시간에 상응하는 시간 간격만큼 지연하기 위한 1-H 디지탈 지연선과; 상기 1-H 디지탈 지연선으로 부터의 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2 입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제2 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.41. The apparatus of claim 40, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the subsampler response; An output connection of the high pass digital line-comb filter to an input connection of the high pass digital frame-comb filter; 1-H digital delay to delay the desired detector response involving an undesirable detector response received at the input connection of the high pass digital line-comb filter by a time interval corresponding to the duration of the horizontal scan line of the composite image signal. Gland; A first input connection for receiving a delayed response from the 1-H digital delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. And a second digital subtractor having an output connection for supplying a differential response to a signal at a second input connection to an output connection of said high pass digital line-comb filter.
제41항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 임계레벨을 초과할때는 제1상태에 있으며 상기 정류응답이 임계레벨을 초과하지 않을때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.43. The apparatus of claim 41, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit and in a first state when the rectified response exceeds a threshold level and in a second state when the rectified response does not exceed a threshold level. And a threshold detector having an output connection for feeding bits of the digital signal.
제41항에 있어서, 상기 심볼 결정회로의 출력접속으로 부터 공급되는 출력 신호비트는 심볼 레이트로 공급되며, 상기 디지탈 신호 수신기는 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수직 동기펄스를 분리하기 위한 수직 동기 분리기와; 행에 따른 심볼 카운트가 중간 행 영역에 있는 것이 아닐때 발생하는 분리된 수직 동기 펄스를 카운팅하여 데이타 프레임 카운트를 발생시키는 데이타 프레임 카운터와; 상기 심볼 결정회로의 출력접속으로 부터 비트를 수신하고 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 소정의 한 값을 가질때 그리고 그럴때만 상기 비트를 수신하기 위해 접속된 입력접속과, 1/2 심볼 레이트에서 그리고 소정의 순서로 상기 심볼 결정회로 출력신호 비트를 공급하기 위한 출력접속을 가진 레이트 버퍼를 더 구비함을 특징으로 하는 디지탈 신호 수신기.42. The digital signal receiver of claim 41, wherein an output signal bit supplied from an output connection of the symbol determination circuit is supplied at a symbol rate, and the digital signal receiver separates vertical sync pulses from a composite image signal detected by the in-phase image detector. A vertical synchronous separator; A data frame counter for generating a data frame count by counting the separate vertical sync pulses generated when the symbol counts according to the row are not in the middle row region; An input connection connected to receive a bit from an output connection of the symbol determination circuit and to receive the bit only when and when the data frame count modulo-2 has a predetermined value of two values, and a 1/2 symbol And a rate buffer having an output connection for supplying the symbol determination circuit output signal bits at a rate and in a predetermined order.
제43항에 있어서, 상기 레이트 버퍼는 1/2 심볼 레이트에서 그리고 데이타 열 단위의 순서로 상기 심볼 결정회로 출력신호 비트를 에러 정정 디코더로 공급하기 위한 디인터리버(de-interleaver)로써 동작됨을 특징으로 하는 디지탈 신호 수신기.44. The method of claim 43, wherein the rate buffer is operated as a de-interleaver for supplying the symbol decision circuit output signal bits to an error correction decoder at a half symbol rate and in order of data string units. Digital signal receiver.
제43항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭 발진을 카운팅하여 행에 따른 심볼 카운트를 발생시키며 각각의 상기 분리된 수평 동기펄스에 응답하여 상기 심볼 카운트에 대한 소정의 기본 카운트값으로 상기 심볼 카운트를 리셋시키는 행에 따른 심볼 카운터와; 상기 행에 따른 심볼 카운트가 리셋될때 마다 카운팅하여 데이타 행 카운트를 발생시키며 각각의 상기 분리된 수직 동기펄스에 응답하여 상기 데이타 행 카운트에 대한 소정의 기본 카운트값으로 상기 데이타 행 카운트를 리셋시키는 데이타 행 카운터와; 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 상기 소정의 하나의 값을 가질때 그리고 그럴때만 상기 심볼 결정회로의 출력접속으로 부터 비트에 의해 개개의 시간에서 기입되며, 상기 개개의 시간동안 기입 어드레싱으로서 상기 데이타 행 카운트와 행에 따른 심볼 카운트를 함께 수신하며, 상기 레이트 버퍼에 포함되는 적어도 하나의 랜덤 액세스 메모리(RAM)를 더 구비함을 특징으로 하는 디지탈 신호 수신기.44. The digital signal receiver of claim 43, wherein the digital signal receiver counts the symbol clock oscillations to generate a row of symbol counts and wherein the symbols are at a predetermined basic count value for the symbol count in response to each of the separated horizontal sync pulses. A symbol counter according to the row for resetting the counts; A data row counting each time the symbol count according to the row is reset to generate a data row count and resetting the data row count to a predetermined base count value for the data row count in response to each of the separate vertical sync pulses. A counter; When the data frame count modulo-2 has the predetermined one of two values and only then is written in individual time by bits from the output connection of the symbol determination circuit, and as write addressing for the respective time. And at least one random access memory (RAM) included in the rate buffer and receiving the data row count and the symbol count according to the row.
제40항에 있어서, 상기 고역통과 디지탈 라인-콤 필터는 상기 부표본화기 응답을 수신하기 위한 상기 고역통과 디지탈 라인-콤 필터의 입력접속과; 상기 고역통과 디지탈 프레임-콤 필터의 입력접속으로의 상기 고역통과 디지탈 라인-콤 필터의 출력접속과; 상기 고역통과 디지탈 라인-콤 필터의 입력접속에서 수신되는 바람직하지 않은 검출기 응답을 수반하는 바람직한 검출기 응답을 상기 복합 화상신호의 수평 주사선의 지속시간 1-H에 상응하는 시간 간격만큼 지연시키기 위한 제1 1-H 디지탈 지연선과; 상기 제1 1-H 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력접속과, 상기 고역통과 디지탈 라인-콤 필터의 입력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2입력접속에서의 신호에 대한 차동응답을 공급하기 위한 출력접속을 가진 제2 디지탈 감산기와; 상기 제2 디지탈 감산기의 차동응답을 지속시간 1-H에 상응하는 시간 간격만큼 지연시키기 위한 제2 1-H 디지탈 지연선과; 상기 제2 1-H 디지탈 지연선으로 부터 지연된 응답을 수신하기 위한 제1입력접속과, 상기 제2 디지탈 감산기의 출력접속으로 부터 실질적인 지연없이 접속된 제2입력접속과, 상기 제1 및 제2입력접속에서의 신호에 대한 차동 응답을 상기 고역통과 디지탈 라인-콤 필터의 출력접속으로 공급하기 위한 출력접속을 가진 제3 디지탈 감산기를 구비함을 특징으로 하는 디지탈 수신기.41. The apparatus of claim 40, wherein the high pass digital line-com filter comprises: an input connection of the high pass digital line-com filter to receive the subsampler response; An output connection of the high pass digital line-comb filter to an input connection of the high pass digital frame-comb filter; A first detector for delaying a desired detector response involving an undesirable detector response received at an input connection of said high pass digital line-comb filter by a time interval corresponding to a duration of 1-H of a horizontal scan line of said composite image signal; A 1-H digital delay line; A first input connection for receiving a delayed response from the first 1-H delay line, a second input connection connected without a substantial delay from the input connection of the high pass digital line-comb filter, and the first and second input connections. A second digital subtractor having an output connection for supplying a differential response to the signal at the second input connection; A second 1-H digital delay line for delaying the differential response of the second digital subtractor by a time interval corresponding to duration 1-H; A first input connection for receiving a delayed response from the second 1-H digital delay line, a second input connection connected without a substantial delay from an output connection of the second digital subtractor, and the first and second connections; And a third digital subtractor having an output connection for supplying a differential response to a signal at an input connection to an output connection of said high pass digital line-comb filter.
제46항에 있어서, 상기 심볼 결정 회로는 상기 결합된 콤 필터 응답을 수신하기 위한 입력접속과 정류응답을 공급하기 위한 출력접속을 가진 절대값 회로와; 상기 절대값 회로의 출력접속으로 부터 상기 정류응답을 수신하기 위한 입력접속과, 상기 정류응답이 제1임계 레벨을 초과하고 제1임계 레벨 보다 높은 제2임계 레벨을 초과하지 않을때는 제1상태에 있으며 상기 정류응답이 상기 제1임계 레벨을 초과하지 않거나 상기 제1 및 제2 임계레벨을 다 초과할때는 제2상태에 있는 디지탈 신호의 비트를 공급하기 위한 출력접속을 가진 2중-임계치 검출기를 구비함을 특징으로 하는 디지탈 신호 수신기.47. The apparatus of claim 46, wherein the symbol determination circuit comprises: an absolute value circuit having an input connection for receiving the combined comb filter response and an output connection for supplying a rectifying response; An input connection for receiving the rectified response from an output connection of the absolute value circuit, and in a first state when the rectified response exceeds a first threshold level and does not exceed a second threshold level higher than the first threshold level. And a double-threshold detector having an output connection for supplying a bit of a digital signal in a second state when the rectified response does not exceed the first threshold level or exceeds the first and second threshold levels. Digital signal receiver characterized in that.
제46항에 있어서, 상기 심볼 결정회로의 출력접속으로 부터 공급되는 출력 신호비트는 심볼 레이트에서 공급되며, 상기 디지탈 신호 수신기는 상기 동상 화상 검출기에 의해 검출되는 복합 화상신호로 부터 수직 동기펄스를 분리하기 위한 수직 동기 분리기와; 행에 따른 심볼 카운트가 중간 행 영역에 있는 것이 아닐때 발생하는 분리된 수직 동기 펄스를 카운팅하여 데이타 프레임 카운트를 발생시키는 데이타 프레임 카운터와; 상기 심볼 결정회로의 출력접속으로 부터 비트를 수신하고 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 소정의 한 값을 가질때 그리고 그럴때만 상기 비트를 수신하기 위해 접속된 입력접속과, 1/2 심볼 레이트에서 그리고 소정의 순서로 상기 심볼 결정회로 출력신호 비트를 공급하기 위한 출력접속을 가진 레이트 버퍼를 더 구비함을 특징으로 하는 디지탈 신호 수신기.47. The digital signal receiver of claim 46, wherein an output signal bit supplied from an output connection of the symbol determination circuit is supplied at a symbol rate, and the digital signal receiver separates vertical sync pulses from a composite image signal detected by the in-phase image detector. A vertical synchronous separator; A data frame counter for generating a data frame count by counting the separate vertical sync pulses generated when the symbol counts according to the row are not in the middle row region; An input connection connected to receive a bit from an output connection of the symbol determination circuit and to receive the bit only when and when the data frame count modulo-2 has a predetermined value of two values, and a 1/2 symbol And a rate buffer having an output connection for supplying the symbol determination circuit output signal bits at a rate and in a predetermined order.
제48항에 있어서, 상기 레이트 버퍼는 1/2 심볼 레이트에서 그리고 데이타 열 단위의 순서로 상기 심볼 결정회로 출력신호 비트를 에러 정정 디코더로 공급하기 위한 디인터리버(de-interleaver)로 동작됨을 특징으로 하는 디지탈 신호 수신기.49. The method of claim 48, wherein the rate buffer is operated as a de-interleaver for supplying the symbol decision circuit output signal bits to an error correction decoder at a half symbol rate and in data string order. Digital signal receiver.
제48항에 있어서, 상기 디지탈 신호 수신기는 상기 심볼 클럭 발진을 카운팅하여 행에 따른 심볼 카운트를 발생시키며 각각의 상기 분리된 수평 동기펄스에 응답하여 상기 심볼 카운트에 대한 소정의 기본 카운트값으로 상기 심볼 카운트를 리셋시키는 행에 따른 심볼 카운터와; 상기 행에 따른 심볼 카운트가 리셋될때 마다 카운팅하여 데이타 행 카운트를 발생시키며 각각의 상기 분리된 수직 동기펄스에 응답하여 상기 데이타 행 카운트에 대한 소정의 기본 카운트값으로 상기 데이타 행 카운트를 리셋시키는 데이타 행 카운터와; 상기 데이타 프레임 카운트 모듈로-2가 두개의 값중 상기 소정의 하나의 값을 가질때 그리고 그럴때만 상기 심볼 결정회로의 출력접속으로 부터 비트에 의해 개개의 시간 동안 기입되며, 상기 개개의 시간동안 기입 어드레싱으로서 상기 데이타 행 카운트와 행에 따른 심볼 카운트를 함께 수신하며, 상기 레이트 버퍼에 포함되는 적어도 하나의 랜덤 액세스 메모리(RAM)를 더 구비함을 특징으로 하는 디지탈 신호 수신기.49. The digital signal receiver of claim 48, wherein the digital signal receiver counts the symbol clock oscillations to generate a row of symbol counts and the symbols with a predetermined basic count value for the symbol count in response to each of the separate horizontal sync pulses. A symbol counter according to the row for resetting the counts; A data row counting each time the symbol count according to the row is reset to generate a data row count and resetting the data row count to a predetermined base count value for the data row count in response to each of the separate vertical sync pulses. A counter; When the data frame count modulo-2 has the predetermined one of two values and only then is written by the bit from the output connection of the symbol determination circuit for an individual time, and as the write addressing for the respective time. And at least one random access memory (RAM) included in the rate buffer and receiving the data row count and the symbol count according to the row.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.