KR950011479B1 - 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법 - Google Patents

분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법 Download PDF

Info

Publication number
KR950011479B1
KR950011479B1 KR1019920026091A KR920026091A KR950011479B1 KR 950011479 B1 KR950011479 B1 KR 950011479B1 KR 1019920026091 A KR1019920026091 A KR 1019920026091A KR 920026091 A KR920026091 A KR 920026091A KR 950011479 B1 KR950011479 B1 KR 950011479B1
Authority
KR
South Korea
Prior art keywords
processor
loading
block
data
blocks
Prior art date
Application number
KR1019920026091A
Other languages
English (en)
Other versions
KR940017584A (ko
Inventor
제동국
박우구
이병선
Original Assignee
재단법인한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인한국전자통신연구소, 양승택 filed Critical 재단법인한국전자통신연구소
Priority to KR1019920026091A priority Critical patent/KR950011479B1/ko
Publication of KR940017584A publication Critical patent/KR940017584A/ko
Application granted granted Critical
Publication of KR950011479B1 publication Critical patent/KR950011479B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

내용 없음.

Description

분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법
제1도는 본 발명이 적용되는 전전자 교환기(TDX-10) 적재관련 시스템의 개략적인 하드웨어 구조도.
제2도는 본 발명에 의한 자료 지향형 적재 방법에 따른 자료 구조도.
제3도는 본 발명에 의한 자료 지향형 적재 방법의 초기화 과정을 나타낸 흐름도.
제4도는 본 발명에 의한 자료 지향형 방법의 자료 지향형 적재 동작 수행과정을 나타낸 흐름도.
* 도면의 주요부분에 대한 부호의 설명
OMP : 운용 보전 프로세서 DKU : 고정형 디스크 장치
MTU : 자기 테이프 장치 MP : 상위 프로세서
PP : 하위 프로세서 SMHP : 신호 메시지 처리로세서
PLCP : 패킷 계층 제어 프로세서 PHM : 패킷 처리 모듈 블럭
IPC : 프로세서간 전송망 PIP : 패킷 시스템간 전송규약
CROS : 병령 실시간 운영체계 POPS : 하위 프로세서 운영체계
SPOS : 신호처리 프로세서 운영체계 PHOS : 패킷 처리 운영체계
DBKG : 데이타베이스 핵심그룹 PL : 프로세서 적재기
PLD : 프로세서 초기 적재 자료
PPSDH : 하위 프로세서 상태제어 및 디버깅 블럭
HPIPH : 상위 PIP 처리블럭
본 발명은 분산 프로세서구조를 가진 전전자 교환기(예, TDX-10:등록상표임)의 운용에 관한 것으로, 특히 초기(start-up) 혹은 재시동시(restart)의 자료 지향형 적재 방법(Data Driven Loading Scheme)에 관한 것이다.
종래의 경우는, 전전자 교환기(TDX-10)에 있어서 적재(loading)시 프로세서들의 형(type)이나 적재될 블럭(software block)들의 형에 대한 정보가 프로그램 내부에 내재되어(capsulate), 적재정보(loading information)의 변경시 신뢰도(reliability)의 저하 및 시간상의 지연을 초래하는 문제점을 내포하고 있었다.
따라서, 적재정보의 변경 즉, 새로운 프로세서형 및 프로세서의 추가, 프로세서 묶음(group)의 변경, 새로운 블럭형 및 블럭의 추가, 블럭 묶음의 변경, 프로세서-블럭간의 연결정보의 변경시 이를 프로그램 논리(program logic)가 아닌 입력자료(input data)의 변경만으로 적재가 가능하게 하는 것이 요구되었다.
본 발명은 상기의 요구에 따라 안출된 것으로서 적재정보의 변경시 프로그램이 아닌 프로그램의 입력 자료의 변경만으로 적재가 가능하도록 하여 적재 프로그램의 변경(editing), 오류수정(debugging), 번역(compiling), 적재(loading), 재시작(restart), 및 적재기의 운용(activate loader)과정을 입력 자료의 수정(editing of input data)과 재시작 및 적재기의 운용의 과정으로 축소하여 신뢰도를 향상시키고 시간적 단축을 이루는 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재 방법을 제공함에 그 목적을 두고 있다.
본 발명은 상기 목적을 달성하기 위하여, 분산 프로세서구조를 가진 전전자 교환기에서 초기(start-up) 혹은 재시동시(restart)의 자료 지향형 적재 방법(Data Driven Loading Scheme)에 있어서, 각 자료형(프로세서표의 크기, 블럭표의 크기, 프로세서표, 블럭표, 적재표)을 선언하고, 프로세서 및 블럭에 관한 정보를 데이타 베이스 초기화 자료로 부터 읽어 프로세서표와 블럭표를 초기화 하는 제1단계; 처리 프로세서 수(p)와 처리 블럭 수(b)를 초기치로 설정하여 적재표를 초기화하는 제2단계; 프로세서로부터 적재요구가 들어오면, 요구한 프로세서가 정당한 범위내에 있는 것인지를 검사하고, 적재표를 검색하는 제3단계 ; 및 적재요구에 따라 프로세서 및 블럭에 우선순위를 두고 해당 프로세서로 해당 블럭의 적재를 수행하는 제4단계를 포함하여 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 사용하여 본 발명을 상세히 설명한다.
제1도는 본 발명이 적용되는 전전자 교환기(예 ; TDX-10)의 적재 관련 시스템의 개략적인 하드웨어 구조도로서, 도면에서 OMP는 운용 보전 프로세서(Operation and Maintenene Processor), DKU는 고정형 디스크 장치(hard Disk Unit), MTU는 자기 테이프 장치(Magnetic Tape Unit), MP는 상위 프로세서(Main Processor), PP는 하위 프로세서(Peripheral Processor), SMHP는 신호 메시지 처리 프로세서(Signaling Message Handling Processor), PLCP는 패킷 계층 제어 프로세서(Packet Layer Control Processor), PHM은 패킷 처리 모듈 블럭(Packet Handling Module block), IPC는 프로세서간 전송망(Inter Processor Communication Network), PIP는 패킷 시스템간 전송규약(Packet system Internal Protocol(Network)), CROS는 병렬 실시간 운영체계(Concurrent Realtime Operating System), PPOS는 하위 프로세서 운영체계(Peripheral Processor Operating System), SPOS는 신호처리 프로세서 운영체계(Signaling Processor Operating System), PHOS는 패킷 처리 운영체계(Packet Handling Oerating System), DBKG는 데이타베이스 핵심그룹(Database Kernel Group block), PL은 프로세서 적재기(Processor Loader), PLD는 프로세서 초기 적재 자료(Processor Load Data), PPSDH는 하위 프로세서 상태제어 및 디버깅 블럭(Periphereal Processor Status & Debbuging Handling block), HPIPI는 상위 PIP 처리블럭(Higher Packet Internal Protocol Handling block)을 각각 나타낸 것이다.
기존의 모든 MP에는 네개의 핵심 블럭(예 ; OROS, DBKG, PL, PLD)과 다수의 응용프로그램들(application programs)이 적재되며, 모든 PP에는 두개의 핵심 블럭(예 ; PPOS, PPSDH)과 하나의 응용 프로그램이 적재되었다. 그러므로 굳이 자료 지향형 적재가 필요없었다.
그러나, 새로운 기능들이 추가 혹은 확장되면서 프로세서와 적재되는 블럭의 종류가 다양하게 변화되며, 적재되는 블럭의 갯수도 늘어나게 되었다. 예를들어, 패킷 부시스템(Packet Subsystem)의 PLCP는 PP임에도 불구하고 MP방식으로 적재되는 데다가 핵심 블럭들에 HPIPH가 추가되었으며, 또한 PP부류의 SMHP는 두개의 응용블럭이 적재되어야 한다. 그리고 기존의 적재 방식을 깨는 많은 프로세서들이 생겨남에 따라 프로그램의 논리가 복잡해지며, 적재의 효율이 떨어진다.
제2도는 본 발명에 의한 자료 지향형 적재 방법에 따른 자료 구조도이다.
도면에서, 블럭표는 등록된 소프트웨어 블럭들에 대한 정보로서, 일련 번호 및 블럭 명 블력 형과 블럭의 적재 순서를 가진다. 이중 블럭 형은 해당 블럭이 어떤 프로세서에 적재되는지를 함축적이고도 간접적으로 표현하고 있으며, 적재 순서는 블럭의 우선 순위를 나타내는 것으로서, 0에서 4까지는 핵심 블럭을, 5이상은 응용블럭을 각각 나타낸다.
프로세서표는 형상에 있는 프로세서들에 대한 정보로서 일련번호 및 프로세서명, 프로세서 형과 프로세서의 적재 순서를 가진다. 상기 프로세서 형은 어떤 블럭이 적재되어야 하는지에 대한 정보로서, 프로세서의 종류를 세분화하여 추가되는 새로운 종류의 블럭에 대해 유연하게 대처할 수 있도록 한다. 적재 순서는 블럭의 그 것과 달리 시스템이 재시동될 때 적재의 우선 순위를 나타내는 것이다. 즉 본도를 기준으로 할 때, OMP, ASPOO, PLCPO, ASIPO의 순서로 적재되어 나간다.
위의 두 표는 초기 데이타 베이스 자료로부터 직접 얻어지는 것이지만, 적재표는 이미 얻어진 블럭표와 프로세서표로 부터 얻어낸다. 이 표는 어떤 프로세서에 어떤 블럭이 적재되어야 하는 지에 대한 정보를 가진 것으로, (프로세서의 갯수) × (블럭의 갯수)에 해당하는 수의 비트열(bit string)로 구성되어 있다.
제3도는 본 발명에 의한 자료 지향형 적재 방법의 초기화 과정을 나타낸 흐름도이다.
먼저, 각 자료형(프로세서표의 크기, 블럭표의 크기, 프로세서표, 블럭표, 적재표)을 선언한 후(301), 프로세서 및 블럭에 관한 정보를 데이타 베이스 초기화 자료로 부터 읽어 프로세서표와 블럭표를 초기화한다(302). 그리고 나서, 처리 프로세서 수를 나타내는 변수(p)와 처리 블럭수를 나타내는 번수(b)를 초기치로 설정한다(303). 다음으로, 선택된 프로세서의 형과 선택된 블럭의 형의 교집합을 검사하여(340), 공집합이 아니면 적재표의 해당란에 "적재 필요"표시(SET)를 하고, 적재표의 블럭 순서 묶음(Block Sequence Group)부분에 블럭표의 블럭 순서 묶음을 저장한다(305). 만약 그렇지 않다면 "적재 불필요" 표시(RESET)를 한다(306). 그리고 나서, 수행 완료된 블럭 수를 하나 증가시키고(307), 블럭표의 크기를 확인하여(308) 상기의 완료된 블럭수가 상기 자료형 선언과정에서 설정된 블럭표의 크기보다 커질때까지, 상기 과정(34 내지 38)을 반복하고, 설정된 마지막 블럭표까지 수행이 완료되면, 이번에는 처리 프로세서 수를 하나씩 증가시키고(309), 프로세서 표의 크기를 확인하면서(310) 상기 자료형 선언과정에서 설정된 마지막 프로세서까지 상기 수행과정(340 내지 310)을 반복수행하여, 상기 자료형 선언과정에서 설정된 마지막 프로세서의 마지막 블럭까지 수행을 완료한다.
이때, 블럭 순서의 묶음은 핵심부분으로 운영체계(CROS, PPOS, SPOS, IPOS, PHOS), 데이타베이스 관리기(DBKG), 통신 관리기(HPIPH), 프로세서 적재기(PL, PKL) 및 데이타베이스 초기자료(PLD)와, 응용 부분으로의 시급(Emergency)블럭, 공통참조(Library)블럭, 호처리 블럭, 보전(Maintenance)블럭 및 운용(Administration)블럭등이 있다. 적재표가 완성되면 적재동작으로 제어를 넘긴다(400).
제4도는 본 발명에 의한 자료 지향형 적재 방법의 자료 지향형 적재 동작 수행과정을 나타낸 흐름도이다.
프로세서로부터 적재요구가 들어올 때까지 대기하다가(401) 적재요구가 들어오면(402), 요구한 프로세서가 정당한 범위내에 있는 것인지를 검사하여(403), 정당하지 않다면 오류 메시지를 출력한 후 다시 대기상태로 돌아가고(406), 정당하다면 개별 블럭 적재요구인지 전체 블럭 적재요구인지를 검사한다(404). 상기 검사결과가 개별 적재요구이면, 적재표의 해당항목이 "적재필요"인가 확인하여(405), 적재되어야 할 것이면 실제 적재과정으로 제어를 넘기며(500), 그렇지 않다면 오류 메시지를 출력한다(408).
반면에, 전체 블럭 적재요구라면(404), 처리 프로세서 수를 나타내는 변수(p)와 처리 블럭수를 나타내는 변수(b)를 각각 초기치 1로 설정한다(407). 그리고 나서, 적재표를 검색하여 해당 프로세서에 적재되어야 할 블럭을 찾아 적재표의 해당항목이 "적재필요"인가 확인하고(408), 적재표의 블럭 순서 묶음(Block Sequence group)부분을 확인한 후(409), 적재 순서에 따라 실제 적재과정으로 제어를 넘긴다(410). 상기 실제 적재과정에서는 해당 프로세서로 해당 블럭을 적재해 준다. 그리고, 이때에도 전술한 자료 지향형 적재 방법의 초기화 과정의 경우와 마찬가지로, 처리 프로세서 수(p)와 처리 블럭 수(b)를 각각 하나씩 증가시키면서 반복수행하여, 설정된 마지막 프로세서의 마지막 블럭까지 수행을 완료하고 나서 상기 대기상태로 다시 넘어간다.
따라서 상술한 바와 같은 발명은 분산 제어 구조를 가진 대용량 전전자 교환기(TDX-10등)에 적용되어, 우선 적재 관련되는 소프트웨어 블럭들의 이해성(Readability)과 신뢰성(Reliability)이 향상시킴으로써, 차후의 프로그램 수정과 성능을 향상시킬 뿐만 아니라, 시스템의 확장성 측면에서 볼 경우에도 복잡도가 높은 프로그램을 수정해 의하지 않고, 단지 입력 자료의 수정만으로 가능하게 하고, 또한 적재시 단순히 적재표만을 검색하여 적재여부를 결정하도록 함으로써, 운용중의 프로세서 블럭간의 적재여부 정보를 쉽게 수정할 수 있도록 하는 효과를 갖는다.

Claims (1)

  1. 분산 프로세서구조를 가진 전전자 교환기에서 초기(start-up) 혹은 재시동시(restart)의 자료 지향형 적재 방법(Data Driven Loading Scheme)에 있어서, 각 자료형(프로세서표의 크기, 블럭표의 크기, 프로세서표, 블럭표, 적재표)을 선언하고, 프로세서 및 블럭에 관한 정보를 데이타 베이스 초기화 자료로 부터 읽어 프로세서표와 블럭표를 초기화하는 제1단계; 처리 프로세서 수(p)와 처리 블럭 수(b)를 초기치로 설정하여 적재표를 초기화하는 제2단계; 프로세서로부터 적재요구가 들어오면, 요구한 프로세서가 정당한 범위내에 있는 것인지를 검사하고, 적재표를 검색하는 제3단계; 및 적재요구에 따라 프로세서 및 블럭에 우선순위를 두고 해당 프로세서로 해당 블럭의 적재를 수행하는 제4단계; 를 포함하여 수행되는 것을 특징으로 하는 분산 프로세서구조를 가진 전전자 교환기에서의 자료 지향형 적재방법.
KR1019920026091A 1992-12-29 1992-12-29 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법 KR950011479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026091A KR950011479B1 (ko) 1992-12-29 1992-12-29 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026091A KR950011479B1 (ko) 1992-12-29 1992-12-29 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법

Publications (2)

Publication Number Publication Date
KR940017584A KR940017584A (ko) 1994-07-27
KR950011479B1 true KR950011479B1 (ko) 1995-10-05

Family

ID=19347223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026091A KR950011479B1 (ko) 1992-12-29 1992-12-29 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법

Country Status (1)

Country Link
KR (1) KR950011479B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018159A (ko) * 1999-08-17 2001-03-05 서평원 교환기의 스탠바이 프로세서 절체 방법

Also Published As

Publication number Publication date
KR940017584A (ko) 1994-07-27

Similar Documents

Publication Publication Date Title
Ozkarahan et al. RAP: an associative processor for data base management
JP2644780B2 (ja) 処理依頼機能を持つ並列計算機
Needham et al. The Cambridge CAP computer and its protection system
JP3165765B2 (ja) Cad設計支援装置
US4297743A (en) Call and stack mechanism for procedures executing in different rings
US4077058A (en) Method and apparatus for executing an extended decor instruction
JPS63145567A (ja) 並列コンピュータシステム
US6385668B1 (en) Method and apparatus for compound hardware configuration control
US4562538A (en) Microprocessor having decision pointer to process restore position
KR100288670B1 (ko) 데이터세그먼트처리방법및정보처리시스템
JPH09507983A (ja) 複製型リアルタイムシステム、特に電話交換機において予備プロセスをウオームアップする方法
EP0386719A2 (en) Partial store control circuit
KR860000594A (ko) 버퍼기억장치용 태그 제어회로
KR950011479B1 (ko) 분산 프로세서구조를 가진 전전자 교환기에서의 자료지향형 적재방법
US5898875A (en) Method and computer system for loading objects
CN100336038C (zh) 嵌入顺序缓冲器的计算机系统及其方法
US7251248B2 (en) Connection device
US7487405B1 (en) Method and mechanism for dynamically configuring logical paths of state machines
JPH096663A (ja) 分散リンク情報維持方法
KR100247430B1 (ko) 전전자 교환기의 운영 시스템에서 커널과 다수의 드라이버들간인터페이스 방법
JPS60134937A (ja) アドレス拡張装置
JP2755646B2 (ja) データ駆動型データ処理装置
JPH08286951A (ja) 情報処理装置及びトレース情報格納方法
Resnick et al. DMAP-A COBOL extension for associative array processors
KR100284491B1 (ko) 원격 교환기 시스템용 데이터베이스 구축방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee