KR950010517A - Digital Noise Reduction Device - Google Patents

Digital Noise Reduction Device Download PDF

Info

Publication number
KR950010517A
KR950010517A KR1019930019065A KR930019065A KR950010517A KR 950010517 A KR950010517 A KR 950010517A KR 1019930019065 A KR1019930019065 A KR 1019930019065A KR 930019065 A KR930019065 A KR 930019065A KR 950010517 A KR950010517 A KR 950010517A
Authority
KR
South Korea
Prior art keywords
signal
input
output signal
output
hpf
Prior art date
Application number
KR1019930019065A
Other languages
Korean (ko)
Other versions
KR100234238B1 (en
Inventor
이효승
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930019065A priority Critical patent/KR100234238B1/en
Publication of KR950010517A publication Critical patent/KR950010517A/en
Application granted granted Critical
Publication of KR100234238B1 publication Critical patent/KR100234238B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 코아링방식을 이용하여 입력신호에 혼입된 잡은신호를 저감시키기 위한 디지탈 잡음저감장치에 관한 것으로, 입력신호의 고역부분을 통과시키기 위한 HPF와, 입력신호를 고역통과 필터링하는 시간만큼 입력신호를 지연시키기 위한 지연기와, 지연기의 출력신호에서 HPF의 출력신호를 감산하기 위한 감산기와, HPF의 출력신호를 코아링하기 위한 코아링부와, 감산기의 출력신호와 코아링부의 출력신호를 가산하기 위한 가산기로 이루어진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital noise reduction device for reducing a captured signal mixed in an input signal using a core ring method. Adds a delay for delaying the signal, a subtractor for subtracting the output signal of the HPF from the output signal of the delayer, a corering portion for coating the output signal of the HPF, an output signal of the subtractor and an output signal for the corering portion It consists of an adder.

Description

디지탈 잡은 저감장치Digital Job Reduction Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 종래의 디지탈 잡은 저감장치를 나타낸 블럭도이다,1 is a block diagram showing a conventional digital job reduction device.

제2도는 본 발명에 의한 디지탈 잡은 저감장치의 제1실시예를 나타낸 블럭도이다.2 is a block diagram showing a first embodiment of the digital job reducing apparatus according to the present invention.

Claims (11)

입력신호에서 잡은신호를 포함한 고역성분을 검출하기 위한 HPF; 상기 입력신호를 고역통과 필터링하는데 소요되는 시간만큼 상기 입력신호를 지연시키기 위한 지연기; 일측입력단자에 입력되는 상기 지연기의 출력신호에서 타측입력단자에 입력되는 상기 HPF의 출력신호를 감산하여 고역성분이 제거된 신호를 출력하기 위한 감산기; 상기 HPF의 출력신호를 소정의 코아레벨에 대하여 코아링하여 상기 HPF로부터 출력되는 신호에서 잡음신호가 제거된 고역성분을 출력하기 위한 코아링부; 및 일측입력단자에 입력되는 상기 감산기의 출력신호와 타측입력단자에 입력되는 상기 코아링부의 출력신호를 가산함으로써 잡음신호가 저감된 신호를 출력하기 위한 가산기를 포함함을 특징으로 하는 디지탈 잡음저감장치.An HPF for detecting a high frequency component including a signal captured from an input signal; A delayer for delaying the input signal by the time required for high pass filtering the input signal; A subtractor for outputting a signal from which the high frequency component is removed by subtracting the output signal of the HPF input to the other input terminal from the output signal of the delay input to the one input terminal; A core ring unit configured to core the output signal of the HPF to a predetermined core level and output a high frequency component from which a noise signal is removed from the signal output from the HPF; And an adder for outputting a signal in which the noise signal is reduced by adding an output signal of the subtractor input to one input terminal and an output signal of the core ring unit input to the other input terminal. . 입력신호에서 잡은신호를 포함한 고역성분을 검출하기 위한 HPF; 상기 입력신호를 고역통과 필터링하는데 소요되는 시간만큼 상기 입력신호를 지연시키기 위한 지연기; 일측입력단자에 입력되는 상기 지연기의 출력신호에서 타측입력단자에 입력되는 상기 HPF의 출력신호를 가산하고 고역성분이 강조된 신호를 출력하기 위한 가산기; 상기 HPF의 출력신호를 소정의 코아레벨에 대하여 코아링하여 상기 HPF로부터 출력되는 신호에서 잡음신호만을 추출하여 출력하기 위한 코아링부; 및 일측입력단자에 입력되는 상기 가산기의 출력신호와 타측입력단자에 입력되는 상기 코아링부의 출력신호를 감산함으로써 잡음신호가 저감된 신호를 출력하기 위한 감산기를 포함함을 특징으로 하는 디지탈 잡음저감장치.An HPF for detecting a high frequency component including a signal captured from an input signal; A delayer for delaying the input signal by the time required for high pass filtering the input signal; An adder for adding an output signal of the HPF input to the other input terminal and outputting a signal in which a high frequency component is emphasized from the output signal of the delay unit input to one input terminal; A core ring unit configured to core the output signal of the HPF with respect to a predetermined core level to extract and output only a noise signal from a signal output from the HPF; And a subtractor for outputting a signal in which a noise signal is reduced by subtracting an output signal of the adder input to one input terminal and an output signal of the core ring portion input to the other input terminal. . 제2항에 있어서, 상기 코아링부는 상기 HPF의 출력신호를 소정의 코아레벨과 비교하여 상기 HPF의 출력신호가 코아레벨보다 작으면 상기 HPF의 출력신호를 그대로 출력하고, 상기 HPF의 출력신호가 코아레벨보다 크면 출력값을 제로(0)로 하기 위한 비교기로 이루어짐을 특징으로 하는 디지탈 잡음저감장치.The method of claim 2, wherein the core ring unit compares the output signal of the HPF with a predetermined core level and outputs the output signal of the HPF as it is if the output signal of the HPF is smaller than the core level. A digital noise reduction device comprising: a comparator for setting the output value to zero when the core level is greater than the core level. 입력신호에서 잡음신호를 포함한 대역성분을 추출하기 위한 BPF; 상기 입력신호를 대역통과 필터링하는데 소요되는 시간만큼 사익 입력신호를 지연시키기 위한 지연기; 일측입력단자에 입력되는 상기 지연기의 출력신호에서 타측입력단자에 입력되는 상기 BPF의 출력신호를 감산하고 잡음성분이 포함된 대역성분이 제거된 신호를 출력하기 위한 감산기; 상기 BPF의 출력신호를 소정의 코아레벨에 대하여 코아링하여 상기 BPF로부터 출력되는 신호에서 잡음신호를 제거한 신호를 출력하기 위한 코아링부; 및 일측입력단자에 입력되는 상기 감산기의 출력신호와 타측입력단자에 입력되는 상기 코아링부의 출력신호를 가산함으로써 잡음신호가 저감된 신호를 출력하기 위한 감산기를 포함함을 특징으로 하는 디지탈 잡음저감장치.A BPF for extracting a band component including a noise signal from an input signal; A delayer for delaying a still input signal by the time required for bandpass filtering the input signal; A subtractor for subtracting an output signal of the BPF input to the other input terminal from the output signal of the delayer input to one input terminal and outputting a signal from which a band component including a noise component is removed; A core ring unit configured to core the output signal of the BPF with respect to a predetermined core level to output a signal from which a noise signal is removed from the signal output from the BPF; And a subtractor for outputting a signal in which a noise signal is reduced by adding an output signal of the subtractor input to one input terminal and an output signal of the core ring part input to the other input terminal. . 제4항에 있어서, 상기 코아링부는 상기 BPF의 출력신호를 소정의 코아레벨과 비교하여 상기 BPF의 출력신호가 코아레벨보다 크면 상기 BPF의 출력신호를 그대로 출력하고, 상기 BPF의 출력신호가 코아레벨보다 작으면 출력값을 제로(0)로 하기 위한 비교기로 이루어짐을 특징으로 하는 디지탈 잡음저감장치.The method of claim 4, wherein the core ring unit compares the output signal of the BPF with a predetermined core level and outputs the output signal of the BPF as it is if the output signal of the BPF is greater than the core level, and the output signal of the BPF is cored. A digital noise reduction device comprising: a comparator for setting the output value to zero when the level is smaller than the level. 입력신호에서 잡음신호를 포함한 고역성분을 검출하기 위한 HPF; 상기 입력신호를 고역통과 필터링하는데 소요되는 시간만큼 상기 입력신호를 지연시키기 위한 지연기; 상기 HPF에서 고역통과 필터링되는 동안 이득이 업 또는 다운된 부분을 보상해 주기 위하여 상기 HPF로부터 출력되는 신호의 이득을 조정하기 위한 제1이득조정기; 일측입력단자에 입력되는 상기 지연기의 출력신호에서 타측입력단자에 입력되는 상기 제1이득조정기의 출력신호를 감산하고 잡음성분이 포함된 대역성분이 제거된 신호를 출력하기 위한 감산기; 상기 HPF의 출력신호를 소정의 코아레벨에 대하여 코아링하여 상기 HPF로부터 출력되는 신호에서 잡음신호를 제거한 신호를 추출하여 출력하기 위한 코아링부; 상기 코아링부에서 코아링되는 동안 이득이 업 또는 다운된 부분을 보상해 주기 위하여 상기 코아링부로부터 출력되는 시노의 이득을 조정하기 위한 제2이득조정기; 일측입력단자에 입력되는 상기 감산기의 출력신호와 타측입력단자에 입력되는 상기 제2이득조정기의 출력신호를 가산하고 가산된 신호를 출력하기 위한 가산기를 포함함을 특징으로 하는 디지탈 잡음저감장치.HPF for detecting a high frequency component including a noise signal in the input signal; A delayer for delaying the input signal by the time required for high pass filtering the input signal; A first gain adjuster for adjusting a gain of a signal output from the HPF to compensate for a portion whose gain is up or down during high pass filtering in the HPF; A subtractor for subtracting an output signal of the first gain regulator input to the other input terminal from the output signal of the delay input to one input terminal and outputting a signal from which a band component including a noise component is removed; A core ring unit configured to core the output signal of the HPF to a predetermined core level to extract and output a signal from which a noise signal is removed from the signal output from the HPF; A second gain adjuster for adjusting a gain of a sino output from the core ring portion to compensate for a portion whose gain is up or down while being cored in the core ring portion; And an adder for adding an output signal of the subtractor inputted to one input terminal and an output signal of the second gain adjuster inputted to the other input terminal and outputting the added signal. 제1항 또는 제6항에 있어서, 상기 코아링부는 상기 HPF의 출력신호를 소정의 코아레벨과 비교하여 상기 HPF의 출력신호가 코아레벨보다 크면 상기 HPF의 출력신호를 그대로 출력하고, 상기 HPF의 출력신호가 코아레벨보다 작으면 출력값을 제로(0)로 하기 위한 비교기로 이루어짐을 특징으로 하는 디지탈 잡음저감장치.The method of claim 1, wherein the core ring unit compares the output signal of the HPF with a predetermined core level and outputs the output signal of the HPF as it is if the output signal of the HPF is greater than the core level. And a comparator for zeroing the output value when the output signal is smaller than the core level. 입력신호에서 잡은신호를 포함한 제1고역성분을 검출하기 위한 제1HPF; 상기 입력신호에서 잡음신호를 포함한 제2고역성분을 검출하기 위한 제2HPF; 일측입력단자에 입력되는 상기 제1HPF의 출력신호와 타측입력단자에 입력되는 상기 제2HPF의 출력신호를 가산하고 가산된 신호를 출력하기 위한 제1가산기; 상기 입력신호를 고역통과 필터링하는데 소요되는 시간만큼 상기 입력신호를 지연시키기 위한 지연기; 일측입력단자에 입력되는 상기 지연기의 출력신호에서 상기 제1가산기의 출력신호를 감산하고 고역성분이 제거된 신호를 출력하기 위한 감산기; 상기 제1가산기의 출력신호를 소정의 코아레벨에 대하여 코아링하여 상기 제1가산기로부터 출력되는 신호에서 잡음신호를 제거한 신호를 추출하여 출력하기 위한 코아링부; 일측입력단자에 입력되는 상기 감산기의 출력신호와 타측입력단자에 입력되는 상기 코아링부의 출력신호를 가산하고 가산된 신호를 출력하기 위한 제2가산기를 포함함을 특징으로 하는 디지탈 잡음저감장치.A first HPF for detecting a first high frequency component including a signal captured from an input signal; A second HPF for detecting a second high frequency component including a noise signal from the input signal; A first adder for adding the output signal of the first HPF input to one input terminal and the output signal of the second HPF input to the other input terminal and outputting the added signal; A delayer for delaying the input signal by the time required for high pass filtering the input signal; A subtractor for subtracting an output signal of the first adder from an output signal of the delayer input to one input terminal and outputting a signal from which a high frequency component is removed; A core ring unit configured to core the output signal of the first adder with respect to a predetermined core level to extract and output a signal from which the noise signal is removed from the signal output from the first adder; And a second adder for adding an output signal of the subtractor input to one input terminal and an output signal of the core ring input to the other input terminal and outputting the added signal. 제8항에 있어서, 상기 코아링부는 상기 제1가산기의 출력신호를 소정의 코아레벨과 비교하여 상기 제1가산기의 출력신호가 코아레벨보다 크면 상기 제1가산기의 출력신호를 그대로 출력하고, 상기 제1가산기의 출력신호가 코아레벨보다 작으면 출력값을 제로(0)로 하기 위한 비교기로 이루어짐을 특징으로 하는 디지탈 잡음저감장치.The method of claim 8, wherein the core ring unit compares the output signal of the first adder with a predetermined core level and outputs the output signal of the first adder as it is if the output signal of the first adder is greater than the core level. And a comparator for zeroing the output value when the output signal of the first adder is smaller than the core level. 제1, 2, 4, 6, 8항에 있어서, 상기 장치를 종속으로 복수개 연결하여 사용하는 것이 가능함을 특징으로 하는 디지탈 잡음저감장치.9. A digital noise reduction device as claimed in claim 1, 2, 4, 6, 8, characterized in that it is possible to connect and use a plurality of the devices as slaves. 제1, 2, 4, 6항에 있어서, 상기 HPF 대신 BPF를 사용하는 것이 가능함을 특징으로 하는 디지탈 잡음저감장치.The digital noise reduction device according to claim 1, wherein it is possible to use BPF instead of the HPF. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930019065A 1993-09-20 1993-09-20 Digital noise reduction device KR100234238B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930019065A KR100234238B1 (en) 1993-09-20 1993-09-20 Digital noise reduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930019065A KR100234238B1 (en) 1993-09-20 1993-09-20 Digital noise reduction device

Publications (2)

Publication Number Publication Date
KR950010517A true KR950010517A (en) 1995-04-28
KR100234238B1 KR100234238B1 (en) 1999-12-15

Family

ID=19364043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930019065A KR100234238B1 (en) 1993-09-20 1993-09-20 Digital noise reduction device

Country Status (1)

Country Link
KR (1) KR100234238B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757392B1 (en) * 2005-07-29 2007-09-10 닛뽕빅터 가부시키가이샤 Noise detecting device and method, and device and method for reducing noise by the same
KR20220085132A (en) 2020-12-15 2022-06-22 차병갑 Control device for automated watertight shower test

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757392B1 (en) * 2005-07-29 2007-09-10 닛뽕빅터 가부시키가이샤 Noise detecting device and method, and device and method for reducing noise by the same
KR20220085132A (en) 2020-12-15 2022-06-22 차병갑 Control device for automated watertight shower test

Also Published As

Publication number Publication date
KR100234238B1 (en) 1999-12-15

Similar Documents

Publication Publication Date Title
KR860007828A (en) Video Signal Circulation Filter
KR870009584A (en) Video signal processing system
KR840001034A (en) Noise reduction circuit
KR870006800A (en) Sound field enlarger
KR910009055A (en) Video signal noise reduction circuit
KR950010517A (en) Digital Noise Reduction Device
KR910005705A (en) Adaptive Comb Filter and Video Signal Separation Method
KR900004179A (en) Noise Reduction Circuit
KR920018552A (en) Digital circuit device
KR920020840A (en) Circulating Digital Filter
US20020141519A1 (en) Device and method for detecting and suppressing noise
KR930008444A (en) Knocking circuit
KR880004462A (en) Digital video signal processing circuit
KR910002248A (en) Digital signal noise canceling method and device thereof
KR910021124A (en) Vertical contour adjustment method according to screen brightness
KR940013255A (en) How to generate a modified video signal
KR850003491A (en) Video signal processing device
KR890016547A (en) Noise Reduction Method for Audio Playback
JPH06164275A (en) Signal processor
JPS58201426A (en) Pulse noise eliminating device
JP2953402B2 (en) Vertical sync detection circuit
JPS63292814A (en) Adaptive type noise eliminator
KR950026173A (en) Contour Compensation Noise Reduction Circuit and Method
KR900017375A (en) How to emphasize the vertical outline of the screen in digital television
KR930001723A (en) Luminance signal decoding method and device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee