KR950009721A - Wordline Driver Circuits and Methods - Google Patents

Wordline Driver Circuits and Methods Download PDF

Info

Publication number
KR950009721A
KR950009721A KR1019940022617A KR19940022617A KR950009721A KR 950009721 A KR950009721 A KR 950009721A KR 1019940022617 A KR1019940022617 A KR 1019940022617A KR 19940022617 A KR19940022617 A KR 19940022617A KR 950009721 A KR950009721 A KR 950009721A
Authority
KR
South Korea
Prior art keywords
pull
circuit
output node
active
driver
Prior art date
Application number
KR1019940022617A
Other languages
Korean (ko)
Other versions
KR100342732B1 (en
Inventor
더블유. 베위크 게리
알. 산토로 마크
에스. 타브로우 리
Original Assignee
리 패츠
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/131,058 external-priority patent/US5381377A/en
Application filed by 리 패츠, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 리 패츠
Publication of KR950009721A publication Critical patent/KR950009721A/en
Application granted granted Critical
Publication of KR100342732B1 publication Critical patent/KR100342732B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Abstract

반도체 메모리 어레이에 사용되는 드라이버 회로가 개시된다. 메모리 어레이는 복수의 드라이버 회로를 포함하며, 각각은 메모리 어레이의 워드라인을 구동시키는데 사용된다. 본 발명의 드라이버 회로는 풀업부와 능동 풀다운부를 포함한다. 풀업부는 워드라인에 결합된 출력노드를 풀업하기 위해 배열된 한쌍의 종속 트랜지스터를 포함한다. 능동 풀다운부는 워드라인에 결합된 출력노드를 풀다운하기 위해 배열된 한쌍의 종속 트랜지스터를 포함한다. 제어 피드백 경로는 출력노드와 드라이버 회로의 능동 풀다운부 사이에 결합된다, 피드백 경로는 드라이버 회로의 풀다운부의 활동화를 제어한다.A driver circuit for use in a semiconductor memory array is disclosed. The memory array includes a plurality of driver circuits, each of which is used to drive a word line of the memory array. The driver circuit of the present invention includes a pull up portion and an active pull down portion. The pullup section includes a pair of dependent transistors arranged to pull up an output node coupled to a wordline. The active pulldown section includes a pair of dependent transistors arranged to pull down an output node coupled to a wordline. The control feedback path is coupled between the output node and the active pull down portion of the driver circuit. The feedback path controls the activation of the pull down portion of the driver circuit.

Description

워드라인 드라이버 회로 및 방법Wordline Driver Circuits and Methods

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 2도는 본 발명에 따른 워드라인 드라이버 회로의 회로 개략도.2 is a circuit schematic diagram of a wordline driver circuit according to the present invention.

Claims (20)

워드라인에 결합된 출력노드 ; 출력노드와 워드라인을 구동시키는 풀업부 ;출력노드와 워드라인을 풀다운시키는 능동풀다운부 ; 및 워드라인 드라이버 회로의 능동 풀다운부의 활동화를 제어하는 출력노드와 능동풀다운부 사이에 결합된 피드백 제어요소로 구성되는 것을 특징으로 하는 워드라인 드라이버 회로.Output node coupled to word line; A pull-up unit for driving an output node and a word line; an active pull-down unit for pulling down an output node and a word line; And a feedback control element coupled between the output node for controlling the activation of the active pull-down portion of the word line driver circuit and the active pull-down portion. 제1항에 있어서, 피드백 제어요소는 출력노드와 능동 풀다운부 사이에 전압강하 요소로 구성되는 것을 특징으로 하는 회로.2. The circuit of claim 1, wherein the feedback control element is comprised of a voltage drop element between the output node and the active pull down portion. 제2항에 있어서, 전압강하요소는 저항으로 구성되는 것을 특징으로 하는 회로.3. The circuit of claim 2 wherein the voltage drop element is comprised of a resistor. 제1항에 있어서, 풀업부는 풀업 트랜지스터로 구성되는 것을 특징으로 하는 회로.The circuit according to claim 1, wherein the pull-up portion is composed of a pull-up transistor. 제1항에 있어서, 풀업부는 종속 트랜지스터로 구성되는 것을 특징으로 하는 회로.2. The circuit of claim 1 wherein the pullup portion is comprised of cascade transistors. 제1항에 있어서, 풀다운부는 풀다운 트랜지스터로 구성되는 것을 특징으로 하는 회로.The circuit according to claim 1, wherein the pull-down portion is composed of a pull-down transistor. 제 1항에 있어서, 능동 풀다운부는 종속 트랜지스터로 구성되는 것을 특징으로 하는 회로.2. The circuit of claim 1 wherein the active pull-down portion is comprised of slave transistors. 제1항에 있어서, 피드백 제어요소는 드라이버 회로의 상태에 반응하여 능동 풀다운부를 제어하는 것을 특징으로 하는 회로.2. The circuit of claim 1, wherein the feedback control element controls the active pulldown in response to the state of the driver circuit. 제8항에 있어서, 피드백 제어요소는 드라이버가 비활동화 상태에 있는 경우에 능동 풀다운부를 비활동화하는 것을 특징으로 하는 회로.10. The circuit of claim 8, wherein the feedback control element deactivates the active pull down portion when the driver is in an inactive state. 제8항에 있어서, 피드백 제어요소는 드라이버가 활동화 상태에 있는 경우에 능동 풀다운부를 비활동화하는 것을 특징으로 하는 회로.9. The circuit of claim 8, wherein the feedback control element deactivates the active pull-down when the driver is in an active state. 제8항에 있어서, 피드백 제어요소는 드라이버가 회복상태에 있는 경우에 능동 풀다운부를 활동화하는 것을 특징으로 하는 회로.9. The circuit of claim 8, wherein the feedback control element activates an active pull down portion when the driver is in a recovery state. 제11항에 있어서, 피드백 제어요소는 회복상태 이후에 풀다운부의 활동화하를 종료하는 것을 특징으로 하는 회로.12. The circuit according to claim 11, wherein the feedback control element ends the activation of the pull-down section after the recovery state. 제1항에 있어서, 풀업부와 능동 풀다운부는 매치되는 것을 특징으로 하는 회로.2. The circuit of claim 1 wherein the pull up portion and the active pull down portion match. 비활동화 상태, 구동상태 및 활동 풀다운 상태로 동작 가능한 워드라인 드라이버 회로를 동작 시키는 방법에 있어서, 출력노드에 워드라인을 결합시키는 단계 ; 출력노드에 결합된 풀업 회로를 제공하는 단계 ; 출력노드에 결합된 풀다운 회로를 제공하는 단계 ; 출력노드로부터 풀다운 회로에 제어 피드백 경로를 제공하는 단계 및 드라이버 회로의 상태에 근거하여 제어 피드백 경로를 통해 풀다운 회로의 활동화를 제어하는 단계로 구성되는 것을 특징으로 하는 방법.CLAIMS What is claimed is: 1. A method of operating a wordline driver circuit operable in an inactive state, a drive state, and an active pulldown state, comprising: coupling a wordline to an output node; Providing a pull-up circuit coupled to the output node; Providing a pull-down circuit coupled to the output node; Providing a control feedback path from the output node to the pull-down circuit and controlling activation of the pull-down circuit via the control feedback path based on the state of the driver circuit. 제14항에 있어서, 제어하는 단계는 드라이버 회로가 구동상태에 있는 동안에 풀다운 회로를 비활동화함으로써 추가로 특정지워지는 것을 특징으로 하는 방법.15. The method of claim 14, wherein the controlling step is further specified by deactivating the pulldown circuit while the driver circuit is in a driving state. 제14항에 있어서, 제어 피드백 경로를 제공하는 단계는 풀다운 회고가 활동화되지 않도록 구동상태에 제어 피드백 경로에 걸리는 풀다운 회로와 출력노드 사이의 전위차를 증가시키는 단계로 추가로 구성되는 것을 특징으로 하는 방법.15. The method of claim 14, wherein providing the control feedback path is further configured to increase the potential difference between the output node and the pull-down circuit applied to the control feedback path in a driven state such that the pull-down recall is not activated. Way. 제 14항에 있어서, 구동상태 이후에 풀다운 회로를 활동화시키는 단계로 추가로 구성되는 것을 특징으로 하는 방법.15. The method of claim 14, further comprising activating a pull-down circuit after the drive state. 제 17항에 있어서, 풀다운 회로를 활동화시키는 단계는 제어 피드백 경로를 통해 풀다운 회로에서의 전위를 풀업하는 것으로 추가로 구성되는 것을 특징으로 하는 방법.18. The method of claim 17, wherein activating the pull down circuit further comprises pulling up a potential in the pull down circuit via a control feedback path. 제 18항에 있어서, 풀다운 회로는 활동화된 이후에 자동적으로 종료되는 것을 특징으로 하는 방법.19. The method of claim 18, wherein the pulldown circuit is automatically terminated after being activated. 복수의 워드라인 ; 복수의 워드라인과 각각 결합된 복수의 드라이버 회로 ; 및 복수의 드라이버 회로 사이에 공유된 전류원으로 구성되며, 여기에서, 각각의 드라이버 회로는 그 각각의 워드라인에 결합된 출력노드 ; 출력노드를 구동시키는 풀업부 ; 출력노드를 풀다운시키는 능동 풀다운부 ; 및 워드라인 드라이버 회로의 능동 풀다운부의 활동화를 제어하는, 출력노드와 능동 풀다운부 사이에 결합된 피드백 제어요소로 구성되는 것을 특징으로 하는 복수의 워드라인을 포함한 반도체 메모리.Multiple word lines; A plurality of driver circuits each coupled with a plurality of word lines; And a current source shared between the plurality of driver circuits, wherein each driver circuit comprises: an output node coupled to its respective word line; A pull-up unit for driving an output node; An active pull-down section for pulling down the output node; And a feedback control element coupled between the output node and the active pull-down section for controlling the activation of the active pull-down section of the wordline driver circuit. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940022617A 1993-09-27 1994-09-08 Word Line Driver Circuits and Methods KR100342732B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/131,058 US5381377A (en) 1992-10-14 1993-09-27 Word line driver circuit and method
US08/131,058 1993-09-27

Publications (2)

Publication Number Publication Date
KR950009721A true KR950009721A (en) 1995-04-24
KR100342732B1 KR100342732B1 (en) 2002-11-29

Family

ID=22447661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022617A KR100342732B1 (en) 1993-09-27 1994-09-08 Word Line Driver Circuits and Methods

Country Status (2)

Country Link
JP (1) JPH07153276A (en)
KR (1) KR100342732B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737137B1 (en) * 2013-01-22 2014-05-27 Freescale Semiconductor, Inc. Flash memory with bias voltage for word line/row driver

Also Published As

Publication number Publication date
JPH07153276A (en) 1995-06-16
KR100342732B1 (en) 2002-11-29

Similar Documents

Publication Publication Date Title
KR950015380A (en) Word Line Driving Circuit of Semiconductor Memory Device
US6646469B2 (en) High voltage level shifter via capacitors
KR970017598A (en) Semiconductor device and its control circuit
KR0131161B1 (en) Constant current circuit
US5396108A (en) Latch controlled output driver
KR940010101A (en) Word Line Driving Circuit of Semiconductor Memory Device
KR940008091A (en) MOS SRAM with improved soft error resistance, high potential supply voltage drop detection circuit, complementary signal transition detection circuit and semiconductor device with improved internal signal time margin
KR930018850A (en) Output buffer device
KR910008953A (en) CMOS Integrated Circuits for Capacitance Device Driving
KR910001746A (en) Sense Amplifier Drivers in Memory Devices
KR900002323A (en) Sense Amplifier Driving Circuit of Memory Cell
KR970008180A (en) Sense Amplifier Control Circuit of Semiconductor Memory Device
US5202851A (en) Word line driving circuit
KR950009721A (en) Wordline Driver Circuits and Methods
KR970029739A (en) Semiconductor potential supply device and semiconductor memory device using same
KR900013718A (en) Fast ECL Input Buffers for Vertical Fuse Arrays
KR940004833A (en) Latch-up Reduction Output Driver and Latch-up Reduction Method of CMOS Circuit
KR940020690A (en) Low Power Consumption and High Speed Noah Gate Integrated Circuits
KR910013738A (en) BiCMOS TTL Level Drive
KR950012459A (en) Output circuit for multi-bit output memory circuit
KR960012019A (en) Sense Amplifier Drive Circuit
KR100346948B1 (en) CMOS output buffer
JP3000950B2 (en) Word line drive circuit for semiconductor memory device
KR960002755A (en) Power supply voltage conversion circuit of semiconductor integrated device
JPH01268311A (en) Semiconductor integrated device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee