KR950009672A - 가변 클럭 발생기를 이용한 에러 정정 회로 - Google Patents

가변 클럭 발생기를 이용한 에러 정정 회로 Download PDF

Info

Publication number
KR950009672A
KR950009672A KR1019930020042A KR930020042A KR950009672A KR 950009672 A KR950009672 A KR 950009672A KR 1019930020042 A KR1019930020042 A KR 1019930020042A KR 930020042 A KR930020042 A KR 930020042A KR 950009672 A KR950009672 A KR 950009672A
Authority
KR
South Korea
Prior art keywords
data
clock
motor
variable
voltage
Prior art date
Application number
KR1019930020042A
Other languages
English (en)
Other versions
KR960007946B1 (ko
Inventor
김원만
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930020042A priority Critical patent/KR960007946B1/ko
Publication of KR950009672A publication Critical patent/KR950009672A/ko
Application granted granted Critical
Publication of KR960007946B1 publication Critical patent/KR960007946B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

본 발명은 광자기 디스크 드라이브에 있어서, 광자기 디스크를 회전시키는 스핀들 모터의 회전 주파수 가변성으로 인한 데이타 에러의 발생을 줄일수 있는 가변 클럭 발생기를 이용한 에러 정정 회로에 관한 것으로, 종래의 피드백에 의한 제어는 회전수를 보상하는 보상 오차의 값이 커서 이러한 오차에 의한 데이타 오류 발생 가능성이 크고, 모터 제어 보상 오차의 값은 데이타 엔코더/디코더 회로에 인가되는 클럭으로 부터의 윈도우 마진을 벗어나는 확률이 높아지며, 에러 정정 알고리즘에서 조차 정정할 수 없는 에러가 발생함으로써, 데이타 기록/재생의 신뢰성이 떨어지는 결과를 유발하게 되는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 감안하여, 광자기 디스크를 회전시키는 스핀들 모터의 가변적인 회전 주파수로 인한 데이타 에러의 발생을 줄이기 위해, 모터 주기 발생부와 클럭 발생 회로부를 이용하여 가변적인 스핀들모터 회전속도를 광자기 디스크 1회전당 1주기로 잡고, 이것의 시간을 검출하여 마이크로 컨트롤러에서 기준값에 어긋난 정도를 클럭 발생 회로부로 피드 백 시켜 데이타 엔코더/디코더부의 메인 입력 클럭을 스핀들 모터 회전 속도에 따라 가변하여, 데이타 엔코더/디코더부의 윈도우 마진내에 데이타를 감지할 수 있도록 가변적인 회전 주파수와 비례하는 클럭을 발생함으로써, 데이타 재생 및 기록의 신뢰성을 향상 시킴을 특징으로 한다.

Description

가변 클럭 발생기를 이용한 에러 정정 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 가변 클럭 발생기를 이용한 에러 정정 회로의 구성도,
제2도는 제1도의 모터 주기 발생부에 대한 상세 구성도,
제3도는 제1도의 클럭 발생부에 대한 상세 회로도,
제4도는 본 발명에 대한 다른 실시 예시도.

Claims (3)

  1. 광자기 디스크(1)를 일정 회전 주파수로 동작시키는 스핀들 모터(2)와; 이 스핀들 모터(2)를 제어하는 모터 컨트롤부(3)와; 이 모터 컨트롤부(4)에서 출력된 가변적이 모터 주기 신호로 부터 주기 시간을 검출하는 모터 주기 발생부(5)와; 이 모터 주기 발생부(5)에서 감지한 주기 시간을 기준 이론값과 비교하여 그 차이값을 제어 신호로 발생하는 마이크로 컨트롤러(6)와; 이 마이크로 컨트롤러(6)에서 발생된 차이값의 주기 양에 비례하는 값으로 가변 클럭을 발생하는 클럭 발생 회로부(7)와; 이 클럭 발생 회로부(7)에서 발생된 클럭을 일정 시간 지연 시키는 지연 회로부(8)와; 상기 클럭 발생 회로부(7)에서 발생된 클럭에 의해 기록하고자 하는 데이타 입력(I1)을 부호화시켜 모터의 회전수에 맞는 부호화 데이타를 생성하는 데이타 엔코더부(9)와; 이 데이타 엔코더부(9)에서 생성된 부호화 데이타를 입력받아 레이저 다이오드(3)온/오프 펄스를 발생하는 레이저 구동부(10)와; 상기 클럭 발생 회로부(7)에서 발생된 클럭에 의해 디스크로부터 입력되는 데이타 입력(I2)의 위상을 보상하는 데이타 위상 동기부(11)와, 이 데이타 위상 동기부(11)에서 위상이 보상된 데이타를 상기 지연 회로부(8)를 통해 일정 시간 지연된 클럭에 의해 원 상태로 복구시키기 위한 데이타 디코더부(12)로 구성함을 특징으로 하는 가변 클럭 발생기를 이용한 에러 정정 회로.
  2. 제1항에 있어서, 상기 모터 주기 발생부(5)는 모터 주기 시간을 측정하기 위해 반 주기 지연을 갖는 플립플롭(5A)과; 이 플립플롭(5A)의 출력을 입력된 클럭에 의해 카운트 시간 만큼의 모터 주기를 측정하는 타이머(5B)로 구성함을 특징으로 하는 가변 클럭 발생기를 이용한 에러 정정 회로.
  3. 제1항에 있어서, 상기 클럭 발생 회로부(7)는 제3도에 도시한 바와같이, 마이크로 컨트롤러(6)에서 출력되는 디지탈 신호를 아날로그 신호로 변환 시키는 디지탈/아날로그 변환기(7A)와; 이 디지탈/아날로그 변환기(7A)에서 변환된 아날로그 전류 값을 전압 값으로 변환시키는 전류/전압 변환기(7B)와; 이 전류/전압 변환기(7B)에서 변환된 전압 값의 노이즈를 제거하기 위한 저역 통과 필터(7C)와; 이 저역 통과 필터(7C)에서 노이즈가 제거된 전압을 일정 레벨로 증폭시키는 전압 증폭기(7D)와, 이 전압 증폭기(7D)에서 증폭된 전압에 의해 모터의 가변적인 회전 주파수에 대한 정확한 보상 값을 갖는 클럭을 발생시키는 전압 제어 발진기(7E)로 구성함을 특징으로 하는 가변 클럭 발생기를 이용한 에러 정정 회로.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020042A 1993-09-28 1993-09-28 가변 클럭 발생기를 이용한 에러 정정 회로 KR960007946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930020042A KR960007946B1 (ko) 1993-09-28 1993-09-28 가변 클럭 발생기를 이용한 에러 정정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930020042A KR960007946B1 (ko) 1993-09-28 1993-09-28 가변 클럭 발생기를 이용한 에러 정정 회로

Publications (2)

Publication Number Publication Date
KR950009672A true KR950009672A (ko) 1995-04-24
KR960007946B1 KR960007946B1 (ko) 1996-06-17

Family

ID=19364850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020042A KR960007946B1 (ko) 1993-09-28 1993-09-28 가변 클럭 발생기를 이용한 에러 정정 회로

Country Status (1)

Country Link
KR (1) KR960007946B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016258A (ko) * 1997-08-13 1999-03-05 김징완 크레인의 권상속도 제어장치 및 그 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016258A (ko) * 1997-08-13 1999-03-05 김징완 크레인의 권상속도 제어장치 및 그 제어방법

Also Published As

Publication number Publication date
KR960007946B1 (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US5790613A (en) Cycle slip detector and phase locked loop circuit and digital signal reproducing apparatus using the same
KR870000515B1 (ko) 주파수 검출회로
US5666341A (en) Data detection apparatus
US5663945A (en) Digital phase locked loop with a digital voltage controlled oscillator in a recording information reproducing apparatus
KR950015321A (ko) 디스크 재생장치
JP2581074B2 (ja) デジタルｐｌｌ回路
JPH0516103B2 (ko)
US4769613A (en) Digitalized amplitude detection circuit for analog input signal
KR950009672A (ko) 가변 클럭 발생기를 이용한 에러 정정 회로
KR100422600B1 (ko) 재생장치및회전서보회로
JP3485088B2 (ja) 信号処理回路及び信号処理方法
US5673211A (en) Digital data reproducing apparatus
KR970050792A (ko) 디지탈 디스크의 데이타 재생장치
JPH0557774B2 (ko)
JPH087468A (ja) 光ディスク再生装置
KR0135598B1 (ko) 광 디스크의 기록/재생 장치
JP2661040B2 (ja) デジタルｐｌｌ回路
KR900008730Y1 (ko) 디지틀 오디오 테이프레코더의 데이터 재생클럭 발생회로
JPS60171680A (ja) デイジタルオ−デイオデイスク再生装置
KR100793193B1 (ko) 워블신호 검출장치 및 방법
KR100200811B1 (ko) 디지탈 비디오 레코더의 기록보상회로 및 그 방법
JPH0281324A (ja) 再生信号補正方法
JPS6058481B2 (ja) 位相調整方式
KR970071526A (ko) 광 디스크 플레이어의 포커스 바이어스 제어장치
JP2004072784A (ja) 信号処理回路及び信号処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020517

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee