KR950009244B1

KR950009244B1 - 역률보상회로

Info

Publication number: KR950009244B1
Application number: KR1019930013259A
Authority: KR
Inventors: 이훈철; 신동명
Original assignee: 삼성전자주식회사; 김광호
Priority date: 1993-07-14
Filing date: 1993-07-14
Publication date: 1995-08-18
Also published as: KR950004736A

Abstract

내용 없음.

Description

역률보상회로

제1도는 본 발명의 역률보상회로에 대한 상세한 구성도.

제2도(a)∼(e)는 제 1도에 대한 각부의 신호 파형도.

제3도는 제어회로에 대한 다른 실시예.

제4도(a)∼(e)는 제3도에 관련한 각부의 신호 파형도.

제5도는 종래의 회로도이다.

본 발명은 역류보상회로(power factor correction) 회로에 관한 것으로서, 전원단에 공급되는 전류를 가변주파수를 이용하여 제어하므로써 정류된 직류전압과 동일한 모양의 정현파를 생성하여 역률을 향상시킬 수 있을 뿐 아니라, 정류회로에서 발생되는 고조파 잡음을 제거시킬 수 있는 불연속 전류제어형 역류보상회로에 관한 것이다.

종래의 고역률 제어회로를 구비한 부하 구동용 회로로서 제5도에 나타낸 바와 같이 고주파 스위칭이 스위칭 소자(13)에 의해 이루어지고 그 구동신호는 제어회로(50)에 의해 공급되고 있다. 종래 기술에 대해 보다 상세히 설명하면 다음과 같다.

회로의 초기동작시 정류된 입력 신호가 낮을때 제어회로 동작에 충분한 레벨이 아닌 초기상태에서는 히스테리시스 특성의 UVLO 신호발생부(5)로부터 그 출력에 의해 NOR게이트(55)의 출력은 로우로 된다. 초기상태에서 제2비교기(52)의 입력전압(V₄)와 제1비교기(51)의 입력전압(V₁)은 모두 로우상태이므로 전원전압이 충분히 상승한 상태에서도 UVNO 신호에 의하여 셋된 래치회로(54)의 동작으로 인해서 래치회로(54)의 출력은 하이상태를 유지하고 있다. 따라서 NOR게이트(55)의 출력이 계속 로우상태를 유지하고 있게 된다. 그러므로 NOR게이트(55)의 출력을 하이 상태로 만들기 위해서는 NOR게이트(55)의 두입력을 모두 로우 상태로 만들면 되므로, 이를 위해서 제5도와 같이 저항(R₁₀), 다이악(DIAC), 캐패시터(C₃), 저항(R₈)로 된 신호발생회로를 구비케하여 초기 시동을 위한 트리거 펄스를 제1비교기(51)의 V₁입력으로 하고 있다. 이렇게 하면 트리거 신호에 의해서 래치가 리셋되어 NOR회로(55)의 투입력이 모두 로우로 되면서 NOR회로(55)의 출력이 로우상태에서 하이상태로 바뀌면서 정상적인 스위칭 동작이 이루어 진다. 이와 같이 종래에는 회로의 초기 스타팅 동작시나, 또는 트랜스포머(T) 2차측에 유기되는 전압이 낮아 래치가 셋되어 스위칭 신호를 생성하지 못할때를 대비하여 제어회로 외부에 트리거 신호를 만들어 이를 해결하고 있다.

즉 종래에는 단일칩화 할 수 있는 제어회로와는 별도로 외부에서 집적회로화 되는 제어회로로 트리거 신호를 인가하도록 별도의 트리거 신호 발생 회로를 구비해야 했다.

따라서 본 발명의 목적은 상기 제기된 문제점을 해결한 역률 개선 제어회로와 이를 사용한 안정기회로를 제공하는 것이다.

본 발명에서는 제어회로 내부에서의 동작조건에 따라서 신호발생을 제어하고 단일칩화하므로서 안정기 회로 설계시 용이성을 제공하는 역률 개선 제어회로를 제공한다.

본 발명의 목적을 실현하는 역률 개선 제어회로는 고주파로 동작하는 스위칭 수단과, 스위칭 수단에 스위칭 신호를 제공하는 제어회로와, 제어회로에 전파 정류된 전원을 제공하는 전압분배수단과, 제어회로를 동작시키는 제1 및 제2전원공급라인을 통해 전원을 공급하는 수단과, 제1전원 공급라인과 상기 스위칭 수단간에 연결되고 2차측 출력을 제어회로에 공급하는 트랜스포머를 구비하고, 상기 제어회로는 부(-) 입력에 기준신호가 인가된 제1비교기, 상기 전압분배수단의 출력과 스위칭 수단의 출력을 피드백한 신호와 기준신호를 비교하는 비교기 출력을 상기 전압분배수단의 출력과 곱하는 멀티플라이어의 출력이 정(+) 입력단에 인가하는 제2비교기, 반전된 제1비교기 출력은 리셋단자에 그리고 제2비교기 출력은 셋단자에 연결한 래치, 래치 출력과 제1비교기 출력을 받고 NOR합 논리한 출력은 상기 스위칭 수단에 연결한 NOR회로, 상기 래치 출력과 제1비교기 출력과 상기 트랜스포머 출력에 따라 래치를 리셋/셋시키는 래치제어회로, 제2비교기 출력에 제어전원을 연결하는 제어전원공급 수단으로 구성되고, 상기 래치 제어회로 출력은 상기 제1비교기의 정입력단자에, 그리고 제2비교기 부(-) 입력단에는 스위칭 수단의 스위칭 출력신호가 귀환되어 연결된 것을 특징으로 한다.

본 발명의 목적에 따른 또 다른 구성에 따르면, 본 발명의 역률보상회로는 고주파로 동작하는 스위칭 수단과, 스위칭 수단에 스위칭 신호를 제공하는 제어회로와, 제어회로에 전파 정류된 전원을 제공하는 전압분배수단과, 제어회로를 동작시키는 제1 및 제2전원공급라인을 통해 전원을 공급하는 수단과, 제1전원 공급라인과 상기 스위칭 수단간에 연결되고 2차측 출력을 제어회로에 공급하는 트랜스포머를 구비하고, 스위칭 수단을 거쳐 공급되는 부하구동 출력을 피드백한 신호와 기준신호를 비교하는 비교기 출력을 상기 전압분배 수단의 출력과 곱하는 멀티플라이어의 출력이 정(+) 입력단에 인가되는 제2비교기, 상기 제어회로는 제1비교기, 제2비교기, 반전된 제1비교기 출력을 리셋 단자에 그리고 제2비교기 출력을 셋 단자에 연결한 래치, 래치 출력과 제1비교기 출력을 받아 NOR논리한 출력을 상기 스위칭 수단에 연결한 NOR회로, 상기 래치 출력과 제1비교기 출력에 따라 상기 래치를 리셋/셋시키는 래치 제어회로, 제 2비교기 출력에 제어회로 전원을 연결하는 제어 전원 공급수단으로 구성되고, 상기 래치 제어 회로 출력은 상기 래치의 리셋입력 단자에 연결하며, 상기 제1비교기 정(+) 입력단자에는 트랜스포머 2차 출력을, 부(-) 입력단자에는 기준신호를 연결하고, 상기 제2비교기의 정(+) 입력단에는 스위칭 수단을 거쳐 공급되는 부하구동 출력을 피드백한 신호와 기준신호를 비교하는 비교기 출력을 상기 전압분배수단의 출력과 곱하는 멀티플라이어의 출력이 인가되게 연결하는 것을 특징으로 한다.

본 발명에서는 바람직한 제1, 제2실시예를 제공하며 제1도와 제3도를 참조하여 이를 설명한다.

먼저 제1실시예로서 제1도와 제2도를 참조하여 다음에 설명한다.

전기회로에서의 역률이란 유효전력과 피상 전력의 비를 말하며, 교류전압(E)과 전류(I) 사이의 위상각(θ)이 있을 때, 피상 전력은 EI, 유효전력은 Elcosθ으로 주어지므로 Elcosθ/EI가 곧 cosθ이므로 이 값을 역률이라 하고 '1'값이 요구된다.

역률을 개선하기 위해서 전원을 공급받는 부하단이나 입력단에 저항기나 콘덴서와 같은 수동소자를 사용하여 역률 개선을 하였으나 이 방식은 부하변동이나 입력 전압의 변동에 따라 능동적으로 입력전류를 정할수 없으므로 제5도의 종래회로도와 같이 영전류 스위칭(zero-current switchig) 방식의 제어회로(50)를 이용해서 불연속적으로 전류를 제어하고 제어 스위치(13)를 수십 ㎑의 고주파로 동작시키므로써 전원전류(iL)의 평균치가 정류된 전원전압의 파형(Vin)과 유사하게 만들어 역률을 개선하고 있고 제 1도의 본 발명 구성에서도 이 방식이 채택되고 있다. 제1도에서 제어스위치(13)를 고주파 스위칭시키는 것은 제어회로(50)에 의한 것이며, 전체 동작을 보다 상세히 설명하면 다음과 같다.

상용 주파수의 교류입력 신호는 브릿지 정류회로(1)를 거쳐 제1전원 공급라인(E₁)과 제2전원공급라인(E₂)간에 전파 정류된 전원을 공급한다. 전파 정류 전원은 전압 분배회로(2)에 의해서 레벨이 낮아지고 이것은 제어회로(100)의 입력신호로 사용된다.

인가된 입력신호는 제어회로(100)내의 곱셈기(6)를 거쳐 제2비교기(8)에 인가되는 신호가 되지만 곱셈기(6)는 부하(L)에 걸리는 부하전원의 일부를 센싱한 피드백 신호를 고려하도록 하고 있다. 부하(L)에 걸리는 출력 전압은 저항(R₅), (R₆)에 의해 분배된 후 에러 증폭기(7)에 V_fb신호로서 귀환 인가되어 기준신호(V_ref)와 비교된 결과가 에러신호(V_eo)로서 곱셈기(6)에 가해지도록 하고 있다. 즉, 귀환신호(V_fb)가 비반전 단자의 기준레벨 신호(V_ref)보다 커지면 에러증폭기(7)의 출력은 로우가 되고 V_rf가 V_ref보다 작아지면 하이상태가 된다.

따라서, 곱셈기(6)는 정류된 입력라인 전압이 분배된 신호(Vi)와 에러증폭기(7)의 출력(Veo)이 곱하여져 곱셈기 출력 신호(V₃)를 출력한다. 그러나 정상 상태에서 그 파형은 입력 전압과 동일하다. 따라서 비교기(8)의 비반전(+) 입력단자에 인가되는 곱셈기(6)의 출력 신호(V₃)의 전압 파행은 전압분배회로(2)의 출력(Vi)과 동일하게 되며, 이 파형은 제2도(a)에 도시된 바와 같다. 그러나 하이(H) 레벨로서 직류와 같이 도시된 이유는 V₃신호는 120㎐의 주파수로 정류된 입력전압과 같이 변하며 제2비교기(8)의 반전(-) 입력단자의 신호(V₄)는 수십 ㎑의 주파수를 갖는 신호로서 이와 비교되기 때문에 마치 직류와 같이 도시된 것이며 거시적으로는 사인 웨이브를 이룬다.

왜냐하면 V₄신호는 고주파로 스위칭 동작하는 스위칭 소자(13)에 연결된 저항(R₄)으로부터 얻어진 신호가 귀환된 것이기 때문이다.

따라서 제2비교기(8)는 V₃와 V₄신호를 비교하여 그 결과를 다음단의 래치(11)에 인가한다.

한편 제1비교기(9)는 입력 라인 전류(iL)룰 전달하는 트랜스포머(T)의 2차측(4)에 검출한 출력전압(V₁)과 기준 전압(V₂)을 입력하여 비교한 후 비교결과를 인버터(16)를 거쳐 래치회로(11)의 다른 입력단자로 출력한다.

초기 상태에서는 제1비교기(9)의 비반전압력인 V₁입력이 로우상태에 있으므로 제1비교기(9)의 로우출력은 인버터(16)를 거쳐 래치(11)에 인가된다. 그 결과 래치(11)는 세트(set) 상태로되며 그 출력(V…)은 하이상태(H)에 놓인다. 이때 제1비교기(9)의 출력과 래치(11)의 출력이 인가되는 NOR 회로(12)의 출력(Vo)은 로우레벨(L)을 유지하고 있다. 이 상태에서 제1비교기(9)의 출력을 하이로 만들어 래치(11)를 리셋트(reset)시키는 동작이 필요한데 이것이 래치제어회로(50)에 의해서 해결된다.

래치 제어회로(50)는 제1비교기 출력과 인버터(111)로 반전된 래치 출력을 받는 제1OR게이트(112)와, 제1OR게이트(112) 출력에 연결된 스위칭 트랜지스터(113)와, 스위칭 트랜지스터(113)의 출력과 접지간에 연결된 캐패시터(114)와, 기준전압(V_rer)과 상기 캐패시터(114) 사이에 연결된 전류원(115)과, 상기 스위칭 트랜지스터(113)의 출력과 트랜스포머(T)의 2차측(4) 출력을 받는 제2OR게이트(116)로 구성되고, 상기 제2OR게이트(116)의 출력을 V₁신호로서 제1비교기(9)의 비반전(+) 입력단자에 연결된다.

이러한 초기상태에서 제1OR게이트(112)의 출력은 로우상태(L)에 있으므로 스위칭 트랜지스터(113)는 오프상태로 된다. 따라서 전류원(115)으로부터 전류 축적수단인 캐패시터(114)에 전류가 흘러, 그 결과 캐패시터(114)에 전하가 축적되어 하이레벨로 되면 제2OR게이트(116)의 출력은 하이(H)가 된다. 이것은 트랜스포머(T)의 2차 출력이 로우(L)일 때도 제2OR게이트(116)의 출력을 하이로(H)로 만들어 제1비교기(9)의 비반전(+) 입력단자에 인가한다. 그 결과 제1비교기(9)는 하이(H) 레벨을 출력을 발생한다. 따라서 제1비교기(9)의 출력은 인버터(16)에서 반전되며 로우(L)레벨로 된다. 래치(11)를 리셋시켜 그 출력(V_L)이 로우가 되게 한다.

이제 비교기(9)의 출력이 하이로 되었으므로 제10R회로(112)의 출력이 하이로 되고 따라서 트랜지스터(Q₁)이 온되므로 캐패시터(114)에 축적되어 있던 전하가 방전하게 된다. 그러므로 로우레벨이 되므로 제2OR게이트(116)의 출력은 로우가 된다. 따라서 제1비교기(9)의 출력이 로우로 되므로 NOR회로(12)의 두입력이 모두 로우가 된다. 따라서 NOR회로(12)의 출력(V₀)는 하이상태로 되고 본 발명의 역률회로는 정상동작을 시작하게 된다.

다음에는 제2실시예로서 제3도와 제4도를 참조하여 설명한다.

제5도에 도시된 것은 본 발명의 목적을 실현하는 또 다른 실시예를 나타낸 것이다. 제1도의 제1실시예와 중복되는 동작내용은 생략하고 제어회로의 동작에 대해서 제1실시예와 다른점 및 제2실시예의 동작에 대해서 다음에 상세히 설명한다.

제1실시예와 다른점은 V₁신호의 연결로서 제1실시예에서는 트랜스포머(T)의 제2차측 신호를 래치 제어회로(50)에 가하여 얻어진 제어회로(50) 출력을 V₁신호로 한 반면 제2실시예에서는 상기 트랜스포머 2차측 신호자체를 그대로 V₁신호로 하고 제2실시예의 래치 제어회로(60)의 출력은 래치(11)에 바로 입력하고 있다.

제어회로(100)가 동작하는데 충분한 입력전압(V_mD)을 가지기 전의 초기상태에서는 이미 제1실시에 설명에서 언급하였듯이 UVLO신호 생성부(5)의 신호에 의해서 제2비교기(8)의 출력은 로우상태로 되어 있고 따라서 래치(11)의 출력(VL)은 하이레벨 상태에 놓인다. 초기상태에서 제1비교기(9)의 출력은 기준전압(VL)이 V₁신호보다 크므로 로우상태가 되고 따라서 래치 출력(VL)은 하이상태를 유지하고 있다. 그러므로 NOR회로(12)의 두입력중 하나는 로우이고 다른 하나는 하이이다.

따라서 NOR회로(600)의 두 입력중 비교기(9)의 출력과 인버터(601)의 출력이 모두 로우레벨이므로 NOR회로(602)의 출력은 하이상태가 된다. 그러면 신호발생기(603)의 출력은 로우입력에 대해서 하이신호를 출력하고 인버터(604)에 의해서 로우로 된 신호가 래치에 가해져 래치를 리셋시킨다. 그러므로 래치(11)의 출력(VL)은 로우가 되어 NOR회로(6)는 하이레벨의 신호를 출력한다.

제4도(a), (b)는 V₁, V₂, V₃, V₄의 전압파형을 보인 것이며 V₃은 V_mD로서 이미 설명한 바와 같다. 제4도(c)는 래치(11)의 출력이며 제4도(d)는 신호발생기(603)의 출력 파형이며 제4도(e)는 제어회로(V_D)의 최종 출력을 보인 것이다.

제4도(b)에서 V₄신호는 스위칭소자(13)에 연결된 저항(R₄)에서 검출되는 것으로 선형으로 증가하다가 V₃즉 V_mD전압과 비교해 보아 클 때, 그 순간에서 비교기(8) 출력은 로우로 되고 래치(11)의 출력은 하이로 한다. 그러면 제1비교기(9)의 제4도(a)에서 보듯이 로우에서 하이로 바뀔 때 NOR회로(12)에는 비교기(9)의 하이레벨 출력이 인가된다. 그러면 인버터(16)에 의해 래치에 로우신호가 가해져 래치(11)를 리셋 시키므로 출력(VL)에는 로우신호가 나타난다.

그런데 NOR회로(12)의 출력(V₀)은 비교기(9)의 현재의 출력에 의해서 로우상태를 유지하고 있다. 제1비교기(9)의 입력(V₁)이 하이상태에서 로우상태로 바뀌면 제1비교기(9)의 출력도 하이상태에서 로우상태로 되어 NOR회로(12)의 두 입력이 모두 로우상태로 되므로 NOR회로(12)의 출력은 하이상태로 되고, 이와 같은 동작을 반복하면서 정상적인 스위칭 동작을 하게 된다.

이와 같이 동작을 반복하다가 NOR회로(12)의 출력(V_D)이 하이상태에서 로우상태로 바뀔 때 비교기(9)의 입력(V₁)이 로우상태에서 하이상태로 변화되지 않으면 NOR회로(602)의 출력이 하이상태로 바뀌고 신호발생기(613)의 출력은 하이신호를 발생시켜서 인버터(604)의 출력을 로우로 만들고 래치를 리셋시킨다. 그러면 NOR회로(12)의 출력(V_D)을 하이상태로 만들어 주고 다시 초기상태와 동일한 동작을 할 수 있도록 해주며 제1비교기(9)의 입력(V₁)이 로우상태에서 하이상태로 바뀌지 않으면 신호발생기(603)의 출력에 다시 하이신호가 발생해서 위와 같은 동작을 하여 초기상태와 동일한 동작을 할 수 있도록 하여 제어회로가 정상적인 스위칭 동작을 하도록 한다.

이와 같이 본 발명에 따라서, 초기시동을 위한 또는 과부족 입력전압에 따른 외부 트리거 신호 발생회로의 설치는 필요로 하지 않아 회로설계가 용이하고 제어회로는 단일칩하였으므로 셋트에서 차지하는 면적을 줄일 수 있고 부품수가 줄어들어 비용을 절감할 수 있으며 본 발명의 회로는 부하로서 방정등과 같은 부하 구동을 위한 안정기회로로서 적합하다.

Claims

고주파로 동작하는 스위칭 수단과, 스위칭 수단에 스위칭신호를 제공하는 제어회로와, 제어회로에 전자 정류된 전원신호를 제공하는 전압분배수단과, 제어회로를 동작시키는 제1 및 제 2전원공급라인을 통해 전원을 공급하는 수단과, 제1전원 공급라인과 상기 스위칭 수단간에 연결되고 2차측 출력을 제어회로에 공급하는 트랜스포머를 구비하고, 상기 제어회로는 부(-)입력에 기준신호가 인가된 제1비교기, 스위칭수단을 거쳐 공급되는 부하구동 출력을 피드백한 신호와 기준신호를 비교하는 비교기 출력을 상기 전압분배수단의 출력과 곱하는 멀티플라이어의 출력이 정(+)입력단에 인가되는 제 2비교기, 반전된 제1비교기 출력은 리셋단자에 그리고 제2비교기 출력은 셋단자에 연결한 래치, 래치출력과 제1비교기 출력을 받고 NOR합 논리한 출력은 상기 스위칭 수단에 연결한 NOR회로, 상기 래치출력과 제1비교기 출력과 상기 트랜스포머 출력에 따라 래치를 리셋/셋시키는 래치제어회로, 제2비교기 출력에 제어전원을 연결하는 제어전원공급 수단으로 구성되고, 상기 래치 제어회로 출력은 상기 제1비교기의 정입력단자에, 그리고 제2비교기 부(-)입력단에는 스위칭수단의 스위칭 출력신호가 귀환되어 연결된 것을 특징으로 하는 역률보상회로.
제1항에 있어서, 상기 래치제어회로는 제1비교기 출력과 반전된 래치출력을 받는 제1OR게이트와, 전류원에 의해 전하 축적하는 캐패시터와, 캐패시터 전압방전을 위해 캐패시터와 상기 제1OR게이트 출력간 연결된 스위칭수단과, 상기 캐패시터 전압과 트랜스포머 2차 출력을 받는 제2OR게이트로 구성됨을 특징으로 하는 역률보상회로.
제2항에 있어서, 상기 스위칭수단은 트랜지스터인 것을 특징으로 하는 역률보상회로.
제1항에 있어서, 상기 스위칭수단은 거쳐 출력되는 부하구동 출력의 피드백신호는 제1 및 제2전원공급라인간 직렬 연결된 저항(R₅), (R₆)에 의해 분배된 신호인 것을 특징으로 하는 역률보상회로.
고주파로 동작하는 스위칭 수단과, 스위칭수단에 스위칭신호를 제공하는 제어회로와, 제어회로에 전파 정류된 전원신호를 제공하는 전압분배수단과, 제어회로를 동작시키는 제1 및 제2전원공급라인을 통해 전원을 공급하는 수단과, 제1전원 공급라인과 상기 스위칭수단간에 연결되고 2차측 출력을 제어회로에 공급하는 트랜스포머를 구비하고, 스위칭수단을 거쳐 공급되는 부하구동 출력을 피드백한 신호와 기준신호를 비교하는 비교기 출력을 상기 전압분배수단의 출력과 곱하는 멀티플라이어의 출력이 정(+)입력단에 인가되는 제2비교기, 상기 제어회로는 제1비교기, 제2비교기, 반전된 제1비교기 출력을 리셋단자에 그리고 제2비교기 출력를 셋단자에 연결한 래치, 래치출력과 제1비교기 출력을 받아 NOR논리한 출력을 상기 스위칭 수단에 연결한 NOR회로, 상기 래치출력과 제1비교기 출력에 따라 상기 래치를 리셋/셋시키는 래치 제어회로, 제2비교기 출력에 제어회로 전원을 연결하는 제어전원 공급수단으로 구성되고, 상기 래치 제어회로 출력은 상기 래치의 리셋입력단자에 연결하며, 상기 제1비교기 정(+)입력단자에는 트랜스포머 2차 출력을, 부(-)입력단자에는 기준신호를 연결하고, 상기 제2비교기의 정(+)입력단에는 스위칭수단을 거쳐 공급되는 부하구동 출력을 피드백한 신호와 기준신호를 비교하는 비교기 출력을 상기 전압분배수단의 출력과 곱하는 멀티플라이어의 출력이 인가되게 연결하는 것을 특징으로 하는 역률보상회로.
제5항에 있어서, 상기 래치 제어회로는 제1비교기 출력과 반전된 래치출력을 받는 NOR게이트와, NOR게이트 출력에 연결된 펄스신호 발생기와, 신호 발생기 출력을 반전하는 인버터로 구성됨을 특징으로 하는 역률보상회로.