KR950009009Y1 - Outline enhancing circuit for television - Google Patents

Outline enhancing circuit for television Download PDF

Info

Publication number
KR950009009Y1
KR950009009Y1 KR92026053U KR920026053U KR950009009Y1 KR 950009009 Y1 KR950009009 Y1 KR 950009009Y1 KR 92026053 U KR92026053 U KR 92026053U KR 920026053 U KR920026053 U KR 920026053U KR 950009009 Y1 KR950009009 Y1 KR 950009009Y1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
television
amplifier
differentiator
Prior art date
Application number
KR92026053U
Other languages
Korean (ko)
Other versions
KR940018408U (en
Inventor
김용활
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR92026053U priority Critical patent/KR950009009Y1/en
Publication of KR940018408U publication Critical patent/KR940018408U/en
Application granted granted Critical
Publication of KR950009009Y1 publication Critical patent/KR950009009Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/142—Edging; Contouring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • H04N5/59—Control of contrast or brightness in dependence upon beam current of cathode ray tube

Abstract

내용 없음.No content.

Description

텔레비젼 윤곽보정회로TV contour correction circuit

제1도는 종래 텔레비젼의 윤곽보정회로도.1 is a contour correction circuit diagram of a conventional television.

제2도는 1도의 부분별 상세 회로도.2 is a detailed circuit diagram of each part of FIG.

제3도는 본 고안의 텔레비젼 윤곽보정회로도.3 is a television contour correction circuit of the present invention.

제4도는 본 고안 텔레비젼 윤곽보정회로의 부분별 상세 회로도.4 is a detailed circuit diagram of each part of the inventive television contour correction circuit.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 영상증폭부 2 : 버퍼부1: Video Amplifier 2: Buffer

3 : 제2영상증폭부 4 : 제1미분기3: 2nd video amplification part 4: 1st mill

5 : 제2미분기 6 : 증폭부5: 2nd Differentiator 6: Amplifier

7 : 빔전류 속도제어부 10 : 차동증폭부7: beam current speed controller 10: differential amplifier

R11~R19: 저항 Q11~Q13: 트랜지스터R 11 to R 19 : Resistor Q 11 to Q 13 : Transistor

C11~C12: 콘덴서C 11 ~ C 12 : condenser

본 고안은 텔레비젼의 콘트라스트 적응형 빔전류 속도 변조회로에 관한 것으로, 특히 화이트 피크(white peak) 검파 출력으로 휘도신호 입력을 제어하여 콘트라스트에 대한 윤곽보정량을 조절하므로 자연스러운 화면 상태로 텔레비젼의 성능향상에 적당하도록 한 텔레비젼 윤곽보정회로에 관한 것이다.The present invention relates to a contrast adaptive beam current speed modulation circuit of a television. In particular, a white peak detection output is used to control the luminance signal input to adjust the contour correction amount for contrast, thereby improving the performance of the television in a natural screen state. A television contour correction circuit is adapted.

제1도는 종래 텔레비젼의 윤곽보정회로도로서 이에 도시된 바와같이 휘도신호(Y)를 안가받아 영상 증폭하는 영상증폭부(1)와, 그 제1영상증폭부(1)의 출력신호를 인가받아 버퍼링하는 버퍼부(2)와, 그 버퍼부(2)의 출력신호를 인가받아 일정레벨로 증폭하는 제2영상증폭부(3)와, 그 제2형상증폭부(3)의 출력신호를 인가받아 미분하는 제1미분기(4)와 그 제1미분기(4)의 출력신호를 인가받아 다시 미분하는 제2미분기(5)와, 그 제2미분기(5)의 출력신호를 인가받아 푸쉬풀증폭하는 증폭부(6)와, 그 증폭부(6)의 출력신호를 인가받아 그에 상응하게 빔전류의 량 및 빕전류의 속도를 제어하여 텔레비젼 화면의 윤곽을 보정하는 빔전류 속도제어부(7)로 구성된다.FIG. 1 is a contour correction circuit diagram of a conventional television. As shown in FIG. 1, an image amplifier 1 for amplifying an image without receiving a luminance signal Y and an output signal from the first image amplifier 1 are buffered. A buffer unit 2, a second image amplifier 3 that receives an output signal of the buffer unit 2 and amplifies it to a predetermined level, and an output signal of the second shape amplifier 3 The second derivative 5 receives the first differential 4 and the output signal of the first differential 4, and the second differential 5 receives the differential signal and the output signal of the second differential 5 receives the push pull amplification. An amplifier 6 and a beam current speed controller 7 for correcting the outline of a television screen by receiving the output signal of the amplifier 6 and controlling the amount of beam current and the speed of the beep current accordingly. do.

제2도는 제1도의 증폭부와 빔전류 속도제어부의 상세 회로도로서 이에 도시된 바와 같이 상기 제2미분기(5)의 출력단자에 저항(R1) (R2)을 각기 통한 트랜지스터(Q1) (Q2)의 베이스가 접속되고, 그 트랜지스터(Q1)의 콜렉터는 저항(R3) (R5) 및 콘덴서(C1)를 통해 전원 전압(Vcc)에 접속되며, 베이스는 저항(R6) (R7)을 통해 상기 트랜지스터(Q2)의 베이스에 접속됨과 아울러 콘덴서(C2)에 접속되고, 상기 트랜지스터(Q1) (Q2)의 에미터는 콘덴서(C3)를 통해 빔전류 속도제어부(7)의 댐핑저항(R)과 빔전류 속도변조용 코일(L)에 접속되어 구성한다.FIG. 2 is a detailed circuit diagram of the amplifier and beam current speed controller of FIG. 1 , and the transistors Q 1 through resistors R 1 and R 2 are respectively provided at the output terminals of the second differentiator 5 as shown therein. The base of Q 2 is connected, the collector of the transistor Q 1 is connected to the power supply voltage Vcc via a resistor R 3 (R 5 ) and a capacitor C 1 , and the base is a resistor R 6 ) (R 7 ) is connected to the base of the transistor Q 2 and to the capacitor C 2 , and the emitter of the transistor Q 1 (Q 2 ) is beamed through the capacitor C 3 . The damping resistor R of the current speed control unit 7 and the beam current speed modulation coil L are configured.

이와같이 구성한 종래 텔레비젼 윤곽보정회로의 동작과정 및 문제점을 상세히 설명하면 다음과 같다.The operation process and problems of the conventional television contour correction circuit constructed as described above will be described in detail.

휘도신호(Y)가 영상증폭부(1)에 인가되면 그 영상증폭부(1)는 휘도신호(Y)를 일정레벨로 증폭하여 버퍼부(2)에 인가하고, 그 버퍼부(2)는 일정레벨로 증폭된 흑백의 휘도신호를 버퍼링하여 제2영상증폭부(3)에 인가하여, 그 제2영상증폭부(3)가 상기 버퍼부(2)의 출력신호를 일정레벨로 증폭하여 제1미분기(4)에 인가하면 그 제1미분기(4)는 미분하여 제2미분기(5)에 인가한다.When the luminance signal Y is applied to the image amplifier 1, the image amplifier 1 amplifies the luminance signal Y to a predetermined level and applies it to the buffer unit 2. The buffer unit 2 The black and white luminance signal amplified to a predetermined level is buffered and applied to the second image amplifier 3 so that the second image amplifier 3 amplifies the output signal of the buffer unit 2 to a predetermined level. When applied to the first differentiator 4, the first differentiator 4 is differentiated and applied to the second differentiator 5.

이때 상기 제2미분기(5)는 상기 제1미분기(4)의 출력신호를 미분하여 증폭부(6)에 인가하고 그 증폭부(6) 및 빔전류 속도제어부(7)의 동작과정을 제2도를 참조하여 설명하면 다음과 같다.At this time, the second differentiator 5 differentiates the output signal of the first differentiator 4 and applies it to the amplifying unit 6, and the operation process of the amplifying unit 6 and the beam current speed control unit 7 is performed. Referring to the drawings as follows.

상기 제2미분기(5)를 통한 고전위상태의 백신호와 저전위상태의 흑신호인 휘도신호가 저항(R1) (R2)을 통해 트랜지스터(Q1) (Q2)의 베이스에 인가되면, 백신호인 고전위 상태일 때 트랜지스터(Q1)은 도통되고, 트랜지스터(Q2)는 오프되어 전원전압(Vcc)은 트랜지스터(Q1)를 통해 빔전류 속도제어부(7)에 인가하며, 흑신호인 저전위상태의 신호가 트랜지스터(Q1) (Q2)에 인가되면 그 트랜지스터(Q1) (Q2)는 각기 온오프되어 상기 빔전류 속도제어부(7)의 전류가 트랜지스터(Q2)를 통해 흐른다. 이로인해 빔전류 속도제어부(7)는 빔전류의 속도제어로 화면의 휘도를 조절한다.When the high-potency vaccine and the low-potential black signal through the second differentiator 5 are applied to the base of the transistors Q 1 and Q 2 through the resistors R 1 and R 2 . In the high potential state, which is a vaccine, the transistor Q 1 is turned on, the transistor Q 2 is turned off, and the power supply voltage Vcc is applied to the beam current speed controller 7 through the transistor Q 1 . signal is if a signal of low potential state is applied to the transistor (Q 1) (Q 2), the transistor (Q 1) (Q 2) are each turned on and off a current, the transistor (Q 2 of the beam current velocity control section 7 Flows through). As a result, the beam current speed controller 7 adjusts the brightness of the screen by controlling the speed of the beam current.

한편 흑백경계상태의 휘도신호가 증폭부(6)에 인가되면 트랜지스터(Q1) (Q2)는 오프되고 빔전류 속도제어부(7)에 큰 부하가 발생하여 빔전류 과다에 따른 블루밍(blooming)현상을 방지하여 텔레비젼의 윤곽을 보정한다.On the other hand, when the luminance signal in the black and white boundary state is applied to the amplifier 6, the transistors Q 1 and Q 2 are turned off and a large load is generated in the beam current speed control unit 7, thereby blooming due to excessive beam current. It corrects the outline of the television by preventing the phenomenon.

이와같이 동작하는 종래의 탤래비젼 윤곽보정회로는 단순히 휘도신호를 증폭한 후 미분하여 그 파형에 따른 전류로 빔전류의 속도을 제어하여 윤곽을 보정함으로써 속도 변조 미분 파형이 과다하게 입력되었을 경우와 콘트라스트에 대한 윤곽 보정량이 적당하지 못할 경우 및 화상의 경계면이 너무 강조될 경우 화면이 자연스럽지 못해 텔레비젼의 성능을 저하시키는 문제점이 있었다.The conventional tallyvision contour correction circuit operating as described above simply amplifies and differentiates the luminance signal, and then corrects the contour by controlling the speed of the beam current with the current according to the waveform to correct the contour. When the amount of outline correction is not appropriate and when the boundary of the image is too emphasized, the screen is not natural and there is a problem of degrading the performance of the television.

본 고안은 상기와 같은 종래의 문제점을 감안하여 화이트 피크(white peak) 검파 출력에 따라 휘도신호를 차동증폭하므로 콘트라스트에 대한 윤곽 보정량을 정확하게 조절하여 흑백경계 상태에서의 화면을 자연스럽게 하여 텔레비젼의 성능을 향상하고자 한다.In view of the above-mentioned problems, the present invention differentially amplifies the luminance signal according to the white peak detection output, so that the contour correction amount for contrast is precisely adjusted to smooth the screen in the black and white boundary state, thereby improving the performance of the television. I want to improve.

제3도는 본 고안의 텔레비젼 윤곽보정회로도로서 이에 도시한 바와 같이 휘도신호(Y)를 인가받아 일정레벨로 증폭하는 영상증폭부(1)와, 그 영상증폭부(1)의 증폭된 휘도신호를 인가받아 화이트 피크 검파 출력신호(wp)의 제어로 차동증폭하는 차동증폭부(10)와, 그 차동증폭부(10)의 출력신호를 인가받아 버퍼링하는 버퍼부(2)와, 그 버퍼부(2)의 출력신호를 미분하는 제1미분기(4)와 그 제1미분기(4)의 출력신호를 인가받아 미분하는 제2미분기(5)와, 그 제2미분기(5)를 통해 미분 휘도신호를 인가받아 증폭하는 증폭부(6)와, 그 증폭부(6)의 출력신호에 따라 빔전류의 속도를 제어하여 텔레비젼의 윤곽을 보정하는 빔전류 속도제어부(7)로 구성한다.3 is a diagram of a television outline correction circuit of the present invention. As shown in FIG. 3, an image amplifier 1 for amplifying a predetermined level by receiving a luminance signal Y, and an amplified luminance signal of the image amplifier 1, is shown in FIG. A differential amplifier 10 that is applied and differentially amplified by the control of the white peak detection output signal wp, a buffer unit 2 that receives and buffers the output signal of the differential amplifier 10, and the buffer unit ( The first and second differentiators 5 which differentiate the output signal of 2) and the second and second differentials 5 and 5, which are differentiated by receiving the output signals of the first and second differentials 4, And an amplifying section 6 for amplifying the signal, and a beam current speed controlling section 7 for controlling the speed of the beam current according to the output signal of the amplifying section 6 to correct the outline of the television.

제4도는 본 고안의 텔레비젼 윤곽보정회로의 부분별 상세 회로도로서 이에 도시한 바와 같이 트랜지스터(Q13)의 베이스에 저항(R15), (R12) 과 콘덴서(C11)를 통한 입력단자(Y)가 접속됨과 동시에 저항(R11)을 통해 전원전압(Vcc)이 접속되고, 그 트랜지스터(Q13)의 콜렉터에 트랜지스터(Q11) (Q12)의 공통 에미터가 접속되고 상기 트랜지스터(Q11), (Q12) 베이스에 저항(R13) (R14)과 저항(R18)을 통한 화이트 피크 검출단자(wp)가 각기 접속되고, 상기 트랜지스터(Q11) (Q12)의 에미터는 저항(R16) (R17)을 각기 통해 전원전압(Vcc)에 접속되며, 상기 트랜지스터(Q12)의 콜렉터는 콘덴서(C12)를 통해 버퍼부(2)의 입력단자에 접속되어 구성한다.4 is a detailed circuit diagram of each part of the television contour correction circuit of the present invention, and as shown therein, an input terminal (R 15 ), (R 12 ) and a capacitor (C 11 ) are provided at the base of the transistor (Q 13 ). Y is connected and a power supply voltage Vcc is connected through a resistor R 11 , a common emitter of transistors Q 11 and Q 12 is connected to a collector of the transistor Q 13 , and the transistor ( Q 11), (Q 12) against the base (R 13) (R 14) and a resistance (R 18) to and through connection respectively, the white peak detecting terminal (wp), the transistor (Q 11) (Q 12) of the The emitter is connected to the power supply voltage Vcc through resistors R 16 and R 17 , respectively, and the collector of the transistor Q 12 is connected to the input terminal of the buffer unit 2 through the capacitor C 12 . Configure.

이와같이 구성한 본 고안 텔레비젼 윤곽보정회로의 동작과정 및 작용효과를 상세히 설명하면 다음과 같다.The operation process and the effect of the inventive television contour correction circuit constructed as described above will be described in detail.

휘도신호(Y)가 입력되면 영상증폭부(1)는 일정레벨로 증폭하여 제4도의 차동증폭부(10)의 트랜지스터(Q13)의 베이스에 인가되되 차동증폭을 시작한다. 이때 상기 차동증폭부(10)의 트랜지스터(Q11)는 저항(R13) (R14)에 의해 일정한 바이어스로 설정되어 있고 트랜지스터(Q12)의 베이스에는 화이트 피크(wp)신호가 인가되어 출력을 제어한다. 즉 백이 강한 화면상태에서 트랜지스터(Q12)의 베이스에 인가되는 화이트 피크 검파 출력(wp)이 크면 그 트랜지스터(Q12)의 에미터와 베이스간의 전압이 커 에미터로 흐르는 전류(I12)가 커져 출력신호를 증가시키고, 반대로 백이 약한 화면상태로 인해 상기 트랜지스터(Q12)의 베이스에 안가되는 화이트 피크 검파출력(wp)이 작으면, 그 트랜지스터(Q12)의 에미터와 베이간의 전압이 작아 에미트 전류(I12)가 작아져 감소된 출력 신호를 버퍼부(2)에 인가한다.When the luminance signal Y is input, the image amplifier 1 is amplified to a predetermined level and applied to the base of the transistor Q 13 of the differential amplifier 10 of FIG. 4 but starts differential amplification. At this time, the transistor Q 11 of the differential amplifier 10 is set to a constant bias by a resistor R 13 (R 14 ), and a white peak (wp) signal is applied to the base of the transistor Q 12 to output it. To control. That is the bag strong white peak picture mode in which is applied to the base of the transistor (Q 12) the detection output (wp) is large, the transistor emitter and a large current (I 12) flowing into the emitter voltage between the base of (Q 12) is If the white peak detection output wp that is not in the base of the transistor Q 12 is small due to a screen state in which the back is weak and the screen state is increased, the voltage between the emitter and the bay of the transistor Q 12 is increased. The emit current I 12 becomes small so that the reduced output signal is applied to the buffer unit 2.

이후 버퍼부(2)는 상기의 과정을 통해 화이트 피크 검출신호(wp)에 따라 서로 다른 상태의 휘도신호를 인가받아 버퍼링한 후 제1미분기(4)에 인가하고 그 제1미분기(4)는 미분하여 제2미분기(5)에 인가하며, 그 제2미분기(5)는 상기 제1미분기(4)의 출력신호를 미분하여 증폭부(6)에 인가한다.Thereafter, the buffer unit 2 receives and buffers luminance signals having different states according to the white peak detection signal wp through the above process, and then applies the buffers to the first differentiator 4 and the first differentiator 4 The derivative is applied to the second differentiator 5, and the second differentiator 5 applies the output signal of the first differentiator 4 to the amplifier 6.

이때 증폭부(6)는 상기 제2미분기(5)를 통한 휘도 출력신호를 푸쉬풀 증폭한 후 빔전류 속도제어부(7)에 인가하고 그 빔전류 속도제어부(7)는 휘도신호에 따른 상기 차동증폭기(10)의 출력신호인 화이트 피크 검출신호(wp)가 큰 백이 강한 화면상태에서 빔으 속도를 빠르게 하고 화이트 피크 검출신호(wp)가 작은 백이 약한 화면상태에서 빔의 속도를 늦추어 콘트라스트에 대한 텔레비젼의 화면을 보정한다.At this time, the amplifier 6 push-pumps the luminance output signal through the second differentiator 5 and then applies it to the beam current speed controller 7, and the beam current velocity controller 7 transmits the differential signal according to the luminance signal. The white peak detection signal wp, which is the output signal of the amplifier 10, speeds up the beam in a screen with a strong white screen, and slows down the beam in a weak screen with a small white peak detection signal wp. To calibrate the screen.

이상에서 상세하 설명한 바와 같이 본 고안의 텔레비젼 윤곽보정회로는 콘트라스트에 대한 윤곽보정량이 정확하지 못한 경우인 너무 밝은 화면이 전체적으로 있을 경우 또는 너무 어두운 화면이 전체적으로 있을 경우에 화상의 흑백 경계면이 너무 강조되어 화면의 부자유스러운 상태에서 이를 보정하여 텔레비젼의 성능을 향상하는 효과가 있다.As described in detail above, the television contour correction circuit of the present invention has a black and white boundary of an image that is too emphasized when there is a too bright screen as a whole, or when there is a too dark screen as a whole. This can be corrected in an inconvenient state of the screen to improve the performance of the television.

Claims (2)

휘도신호(Y)를 인가받아 흑백 영상으로 증폭하는 영상증폭부(1)와, 그 영상증폭부(1)의 출력신호를 인가받아 화이트 피크 검출신호(wp)에 따라 차동층폭하는 차동증폭부(10)와, 그 차동증폭부(10)의 출력신호를 버퍼링하는 버퍼부(2)와, 그 버퍼부(2)의 출력신호르 미분하는 제1미분기(4)와, 그 제1미분기(4)의 출력을 미분하는 제2 미분기(5)와, 그 제2미분기(5)의 출력을 푸쉬풀증폭하는 증폭부(6)와, 그 증폭부(6)의 출력신호를 인가받아 빔전류 속도제어 화면 윤곽을 보정하는 빔전류 속도제어부(7)로 구성한 텔레비젼 윤곽 보정회로.An image amplifier 1 for receiving the luminance signal Y and amplifying the image into a black and white image, and a differential amplifier for differential layer amplitude according to the white peak detection signal wp upon receiving the output signal of the image amplifier 1; 10), a buffer unit 2 for buffering the output signal of the differential amplifier unit 10, a first differentiator 4 for differentiating the output signal of the buffer unit 2, and the first differentiator 4 A second differentiator (5) for differentiating the output of the < RTI ID = 0.0 >) < / RTI > A television outline correction circuit comprising a beam current speed controller (7) for correcting a control screen outline. 제1항에 있어서, 상기 차동증폭부(10)는 트랜지스터(Q13)의 베이스에 저항(R15) (R12)과 콘덴서(C12)를 통한 입력단자(Y)와 저항(R11)을 통한 전원전압(Vcc)이 접속되고, 그 트랜지스터(Q13) 에미터와 콜렉터에는 접지저항(R19)과 트랜지스터(Q11) (Q12)의 공통에미터가 각기 접속되며, 상기 트랜지스터(Q11) (Q12)의 베이스에 상기 전원전압(Vcc)의 분압저항(R13) (R14)과 저항(R18)을 통한 화이트 피크 검출단자(wp)가 각기 접속되고, 상기 트랜지스터(Q11) 콜렉터에 저항(R16)을 통한 전원전압(Vcc)이 접속되며, 상기 트랜지스터(Q12) 콜렉터에 저항(R7)을 통한 전원전압(Vcc)과 콘덴서(C12)를 통한 출력 단자(Vo)가 접속되어 구성한 텔레비젼 윤곽보정회로.The input terminal (Y) and the resistor (R 11 ) of claim 1, wherein the differential amplifier part (10) is provided at a base of the transistor (Q 13 ) through a resistor (R 15 ) (R 12 ) and a capacitor (C 12 ). The power supply voltage Vcc is connected to the transistor, and a common emitter of the ground resistor R 19 and the transistors Q 11 and Q 12 is connected to the transistor Q 13 emitter and the collector, respectively. Q 11 ) The voltage divider R 13 (R 14 ) and the white peak detection terminal wp through the resistor R 18 of the power supply voltage Vcc are connected to the base of the Q 12 , respectively. Q 11 ) The power supply voltage (Vcc) is connected to the collector through a resistor (R 16 ), and the power supply voltage (Vcc) and the output through the capacitor (C 12 ) through the resistor (R 7 ) to the transistor (Q 12 ) collector. A television outline correction circuit constructed by connecting a terminal Vo.
KR92026053U 1992-12-22 1992-12-22 Outline enhancing circuit for television KR950009009Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92026053U KR950009009Y1 (en) 1992-12-22 1992-12-22 Outline enhancing circuit for television

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92026053U KR950009009Y1 (en) 1992-12-22 1992-12-22 Outline enhancing circuit for television

Publications (2)

Publication Number Publication Date
KR940018408U KR940018408U (en) 1994-07-30
KR950009009Y1 true KR950009009Y1 (en) 1995-10-18

Family

ID=19347170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92026053U KR950009009Y1 (en) 1992-12-22 1992-12-22 Outline enhancing circuit for television

Country Status (1)

Country Link
KR (1) KR950009009Y1 (en)

Also Published As

Publication number Publication date
KR940018408U (en) 1994-07-30

Similar Documents

Publication Publication Date Title
JPH04256286A (en) Modulator
KR950009009Y1 (en) Outline enhancing circuit for television
US4937670A (en) Peak detector with feedback
KR0143254B1 (en) A distortion controlling circuit of a monitor
US4511854A (en) Automatic linearity correcting circuit
US4760450A (en) Limiter circuit for preventing blooming in a video display terminal
US4979044A (en) Automatic contrast circuit for instantaneous compensation
KR200152354Y1 (en) An apparatus for controlling brightness/contrast in a monitor
JP2712248B2 (en) Speed modulation circuit
KR920008368Y1 (en) Auto-gain control circuit
KR940005665Y1 (en) Horizontal edge compensating automatic control circuit
KR0144590B1 (en) The screen brightness automatic control circuit of monitor
JP2537959B2 (en) Video signal amplitude limiter
JPH03214885A (en) Circuit for emphasizing chrominance signal outline
JP3327402B2 (en) Speed modulator
KR930002151Y1 (en) Apparatus for strengthen outlines of images of tv
KR940005077Y1 (en) Dynamic focus compensating circuit for multi sink monitor
JP2515869B2 (en) Video signal processing circuit
KR940004388Y1 (en) Picture image output apparatus of tv
JP3058900B2 (en) Scan speed modulation circuit
JP3106665B2 (en) Cathode current detector for cathode ray tube
JP2569190B2 (en) Gamma amplifier
KR200370958Y1 (en) Adaptive white peak limit circuit
KR0156641B1 (en) Video signal output circuit
KR890009421Y1 (en) Black level correcting circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20060929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee