KR920008368Y1 - Auto-gain control circuit - Google Patents
Auto-gain control circuitInfo
- Publication number
- KR920008368Y1 KR920008368Y1 KR2019900013315U KR900013315U KR920008368Y1 KR 920008368 Y1 KR920008368 Y1 KR 920008368Y1 KR 2019900013315 U KR2019900013315 U KR 2019900013315U KR 900013315 U KR900013315 U KR 900013315U KR 920008368 Y1 KR920008368 Y1 KR 920008368Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- collector
- contour
- speed modulation
- resistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 윤곽량 자동조절회로의 블록도.1 is a block diagram of a conventional automatic contour adjustment circuit.
제2도는 제1도의 속도변조 회로부의 상세회로도.2 is a detailed circuit diagram of the speed modulating circuit part of FIG.
제3도는 제2도의 각부 출력파형도.3 is an output waveform diagram of each part of FIG.
제4도는 본 고안에 따른 윤곽량 자동조절회로의 블록도.Figure 4 is a block diagram of the automatic contour adjustment circuit according to the present invention.
제5도는 제4도 임피던스 변환부의 상세회로도.5 is a detailed circuit diagram of the impedance conversion unit of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 영상검파부 2 : 휘도/칼라 처리부1: Image detector 2: Luminance / color processing unit
3 : 속도변조 회로부 4 : 칼라 브라운관3: speed modulation circuit part 4: color CRT
5 : 임피던스 변환부 11 : 비데오신호 증폭부5: impedance converter 11: video signal amplifier
12 : 버퍼부 13 : 증폭부12: buffer unit 13 amplification unit
14 : 2차 미분부 15 : 미분펄스 증폭부14: second derivative 15: differential pulse amplifier
16 : 출력부16: output unit
본 고안은 화질전압 변화에 따른 속도변조 윤곽량 자동조절회로에 관한 것으로, 특히 속도변조 회로의 윤곽량 보정을 첨예도 전압변화에 따라 자동조절할 수 잇도록 한 윤곽걍 자동조절회로에 관한 것이다.The present invention relates to a speed modulation contour automatic control circuit according to the image quality voltage change, and more particularly to a contour 걍 automatic control circuit that can automatically adjust the contour amount correction of the speed modulation circuit according to the sharpness voltage change.
제1도는 종래의 윤곽량 자동조절회로 블록도로서, 이에 도시된 바와같이 영상검파부(1)에서 출력되는 합성 영상신호가 휘도/칼라 처리부(2) 및 속도변조 회로부(3)에 인가되게 접속되어, 그 휘도/칼라 처리부(2) 및 속도변조 회로부(3)가 칼라 브라운관(4)에 접속되고, 상기 휘도/칼라 처리부(2)에 첨예로 가변저항(VR1)이 접속되어 구성되었다.1 is a block diagram of a conventional automatic contour adjustment circuit, in which a composite video signal output from the image detector 1 is applied to the luminance / color processing unit 2 and the speed modulation circuit unit 3 as shown in FIG. The luminance / color processing section 2 and the speed modulation circuit section 3 are connected to the color CRT tube 4, and the variable resistor VR 1 is sharply connected to the luminance / color processing section 2.
제2도는 제1도 속도변조 회로부(3)의 상세회로도로서, 이에 도시된 바와같이 영상검파부(1)에서 출력되는 합성영상신호를 입력받는 입력부(10)와, 이 입력부(10)에 입력된 합성영상신호를 증폭하는 비데오신호 증폭부(11)와, 이 비데오신호 증폭부(11)의 출력신호를 버퍼링하여 미분하는 버퍼부(12)와, 이 버퍼부(12)의 출력신호를 증폭하는 증폭부(13)와, 이 증폭부(13)와 출력신호를 미분하는 2차 미분부(14)와, 이 2차 미분부(14)의 출력신호를 증폭하는 미분펄스 증폭부(15)와, 이 미분펄스 증폭부(15)와, 이 미분펄스를 입력받아 칼라 브라운관(14)에 윤곽보정신호로 출력하는 출력부(16)로 구성되어 있는 것으로, 이 종래 회로의 동작과정을 설명한다.FIG. 2 is a detailed circuit diagram of the speed modulation circuit unit 3 of FIG. 1, and as shown therein, an input unit 10 for receiving a composite image signal output from the image detector 1 and an input unit 10 to the input unit 10. As shown in FIG. A video signal amplifying unit 11 for amplifying the synthesized composite video signal, a buffer unit 12 for buffering and differentiating the output signal of the video signal amplifying unit 11, and amplifying the output signal of the buffer unit 12 An amplifying section 13, a second differential section 14 for differentiating the output signal from the amplifying section 13, and a differential pulse amplifying section 15 for amplifying the output signal of the second differential section 14; And the differential pulse amplifier section 15 and the output section 16 which receives the differential pulses and outputs them to the color CRT 14 as contour correction signals. .
영상검파부(1)에서 검파된 합성영상신호는 휘도/칼라 처리부(2)에서 처리되어 칼라 브라운관(4)에 인가되는데, 이때 첨예도 조절 가변저항(VR1)의 조절에 의해 화질이 조정된다. 즉 첨예도 조절 가변저항(VR1)의 출력전압이 올라가면 고역이 강조되는 화면이 되고, 그 가변저항(VR1)의 출력전압이 내려가면 고역이 깍인 부드러운 화면이 된다.The composite video signal detected by the image detector 1 is processed by the luminance / color processing unit 2 and applied to the color CRT 4, wherein the image quality is adjusted by adjusting the sharpness control variable resistance VR 1 . . That is, when the output voltage of the sharpness control variable resistor VR 1 rises, the high frequency band is emphasized, and when the output voltage of the variable resistor VR 1 decreases, the high frequency band is smoothed.
또한. 합성영상신호는 속도변조 회로부(3)에 인가되어 윤곽보정 신호로 됨으로써 흑백의 명암이 뚜렷한 화면이 표시된다.Also. The composite video signal is applied to the speed modulating circuit section 3 to form a contour correction signal, thereby displaying a screen having a clear black and white contrast.
즉, 영상검파부(1)에서 제3도의 (a)에 도시된 바와같은 파형의 합성영상신호가 출력되면, 이 합성영산신호는 입력부(10)의 저항(R1), 인덕터(L1) 및 콘덴서(C1)를 통해 입력되어 비데오신호 증폭부(11)에서 증폭되고, 이 비데오신호 증폭부(11)의 출력신호는 버퍼부(12)에서 버퍼링된 후 제3도의 (b)에 도시된 바와같이 미분되고, 다시 증폭부(13)에서 증폭되며, 이 증폭부(13)의 출력신호는 2차 미분부(14)에서 제3도의 (c)에 도시된 바와같이 미분되고, 이 미분된 신호는 미분펄스 증폭부(15)에서 증폭되어 출력부(16)에 입력된다. 따라서, 이때 그 출력부(16)의 속도변조 인덕터(L4)에 제3도의 (d)에 도시된 바와 같이 전류가 흐르게 되고, 이 전류에 의해 수평편항 전류의 주사속도를 변환시켜 제3도의 E파형과 같은 합성영상신호의 윤곽부분에 제3도의 F파형과 같이 윤곽을 보정시키게 되며, 명암이 뚜렷이 강조되어 선명도가 향상된다.That is, when the composite image signal of the waveform as shown in (a) of FIG. 3 is output from the image detector 1, the synthesized signal is converted into a resistor R 1 of the input unit 10 and an inductor L 1 . And amplified by the video signal amplifying unit 11 through the condenser C 1 , the output signal of the video signal amplifying unit 11 is buffered in the buffer unit 12 and is shown in FIG. Differentiated as described above, and amplified by the amplifying section 13 again, the output signal of the amplifying section 13 is differentiated as shown in (c) of FIG. 3 in the second derivative 14, and this derivative The signal is amplified by the differential pulse amplifier 15 and input to the output unit 16. Therefore, at this time, a current flows in the speed modulating inductor L 4 of the output unit 16 as shown in FIG. 3D, and the scanning speed of the horizontal deflection current is converted by this current to The contour portion of the composite video signal such as the E waveform is corrected as shown by the F waveform of FIG. 3, and the contrast is clearly emphasized to improve the sharpness.
이와같이 종래의 회로에 있어서는 첨예도 조절 가변저항을 조절하여 올리면 고역이 강조되고 속도변조가 동작되어 포커스 특성이 향상된 선명한 화면을 볼 수 있으나, 화질조정을 조절하여 내려서 고역이 깍인 부드러운 화면을 보고싶을 경우에도 속도변조회로가 계속 동작하여 흑백윤곽이 보정되어 부드러운 화면을 시청할수가 없는 결점이 있었다.Thus, in the conventional circuit, if the sharpness adjustment variable resistor is adjusted and raised, the high range is emphasized and the speed modulation is operated so that a clear screen with improved focus characteristics can be seen. Even though the speed modulation circuit continued to operate, the black and white outline was corrected, so that a smooth screen could not be viewed.
본 고안은 이와같은 종래의 결점을 감안하여, 첨예도 조절 가변저항이 조절에 의해 화면의 첨예도를 조절할때 그에 연동하여 화면의 윤곽부분의 보정도 이루어질 수 있게 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention has been made in view of the conventional drawbacks, such that when the sharpness adjustment variable resistor adjusts the sharpness of the screen by the adjustment, the correction of the contour portion of the screen can also be made. Detailed description with reference to the following.
제4도는 본 고안의 윤곽량 자동조절회로의 블록도로서, 이에 도시한 바와같이 영상검파부(1)에서 출력되는 합성영상신호가 첨예도 조절 가변저항(VR1)이 접속된 휘도/칼라 처리부(2)를 통해 칼라 브라운관(4)에 인가됨과 동시에 그 합성영상신호가 속도변조 회로부(3)를 통해 칼라 브라우관(4)에 인가되게 구성된 윤곽량 자동조절 회로에 있어서, 상기 첨예도 조절 가변저항(VR1)이 조절에 따라 상기 속도변조 회로부(3)의 윤곽량 보정신호 이득을 조절할 수 있는 임피던스 변환부(5)를 포함하여 구성한다.4 is a block diagram of the automatic contour adjustment circuit according to the present invention, in which a synthesized image signal output from the image detector 1 is connected to a brightness / color processing unit to which a sharpness control variable resistor VR 1 is connected. In the contour amount automatic adjustment circuit configured to be applied to the color brown tube 4 through (2) and at the same time the composite video signal is applied to the color brown tube 4 through the speed modulating circuit section 3. The resistor VR 1 includes an impedance converter 5 capable of adjusting the gain of the contour amount correction signal of the speed modulating circuit part 3 according to the adjustment.
제5도는 제4도 임피던스 변환부(5)의 상세회로도로서 이에 도시한 바와같이 가변저항(VR1)의 가변단자를 저항(R54)을 통해 트랜지스터(Q51)의 베이스에 접속하고, 그 트랜지스터(Q51)의 에미터를 트랜지스터(Q52)의 에미터와 함께 트랜지스터(Q53)의 콜렉터에 공통 접속하여 차동 증폭기로 동작되게 하고, 상기 트랜지스터(Q52)의 콜렉터를 저항(R64) 및 트랜지스터(Q53)의 베이스에 접속하고, 그의 콜렉터에 차동증폭기로 동작되는 트랜지스터(Q56),(Q57)의 에미터를 공통접속하며, 상기 트랜지스터(Q56)의 콜렉터에 전류미러로 동작되는 트랜지스터(Q54)의 콜렉터, 베이스 및 트랜지스터(Q55)의 베이스를 공통접속하고, 상기 트랜지스터(Q55)의 콜렉터를 다이오드(D1),(D2)를 통해 저지저항(R62)에 접속함과 아울러 그 콜렉터를 상기 미분펄스 증폭부(15)의 저항(R20, R21) 및 콘덴서(C5) 접속점에 구성한다.FIG. 5 is a detailed circuit diagram of the impedance converter 5 of FIG. 4, and as shown therein, the variable terminal of the variable resistor VR 1 is connected to the base of the transistor Q 51 through a resistor R 54 . The emitter of transistor Q 51 is commonly connected with the emitter of transistor Q 52 to the collector of transistor Q 53 to operate as a differential amplifier, and the collector of transistor Q 52 is connected to a resistor R 64. ) And the emitters of transistors Q 56 and Q 57 , which are connected to the base of transistor Q 53 and operated as a differential amplifier, to the collector thereof, and a current mirror to the collector of transistor Q 56 . Is connected to the collector of the transistor (Q 54 ), the base and the base of the transistor (Q 55 ) in common, and the collector of the transistor (Q 55 ) through the diode (D 1 ), (D 2 ) the stop resistance (R) 62 ) and connect the collector to the differential pulse amplifier The resistors R 20 and R 21 and the capacitor C 5 are connected to each other at (15).
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured in this way in detail as follows.
전원단자(Vcc1)에 전원이 인가되면, 그 전원은 저항(Q50)을 통해 트랜지스터(Q52)의 베이스에 인가되어 그를 도통시킴과 아울러 저항(R51)을 다시 통해 트랜지스터(Q56,Q57)의 베이스에 인가되어 그를 도통시키고, 또한 전원을 저항(R55)을 통해 트랜지스터(Q50),(Q53)의 베이스에 인가되어 그를 도통시키게 된다.When power is applied to the power supply terminal Vcc 1 , the power is applied to the base of the transistor Q 52 through the resistor Q 50 and conducts the same, and again through the resistor R 51 , the transistor Q 56 , Q 57 ) is applied to the base to conduct it, and a power supply is applied to the base of the transistors Q 50 and Q 53 through the resistor R 55 to conduct it.
이와같은 상태에서 첨예도 조절 가변저항(VR1)의 조절에 의해 그의 가변단자 출력전압을 높여 고역특성을 살릴때에는 그 출력전압에 트랜지스터(Q51)의 콜렉터 전류가 증가하게 되므로 그와 차동증폭기로 동작되는 트랜지스터(Q52)의 콜렉터 전류는 감소하게 된다. 이와같이 트랜지스터(Q52)의 콜렉터 전류가 감소함에 따라 트렌지스터(Q57)의 콜렉터 전류도 증가하므로 전류미러로 동작되는 트랜지스터(Q54),(Q55)의 에미터 전류도 증가하게 되며, 이 트랜지스터(Q55)의 에미터전류증가에 따라 다이오드(D1),(D2)에 흐르는 전류도 증가하게 된다.In this state, when the variable terminal output voltage is increased by the adjustment of the sharpness control variable resistor VR 1 and the high frequency characteristic is used, the collector current of the transistor Q 51 is increased to the output voltage. The collector current of the transistor Q 52 being operated is reduced. As the collector current of transistor Q 52 decreases, the collector current of transistor Q 57 also increases, so that the emitter currents of transistors Q 54 and Q 55 operated by the current mirror also increase. As the emitter current of Q 55 increases, the current flowing through the diodes D 1 and D 2 also increases.
이와같이 다이오드(D1,D2)에 흐르는 전류가 증가하면, 다이오드(D1,D2)의 자체 저항값이 감소되고 이에 따라 그 다이오드(D1),(D2)와 병렬연결된 저항(R2)에 있어서 합성 저항값이 감소되는 결과로 되므로 트랜지스터(Q6)의 이득이 증가하게 되고, 이 이득의 증가에 의해 2차 미분펄스의 이득이 증가되어 윤곽보정량이 커지게 된다.As the current flowing through the diodes D 1 and D 2 increases, the self-resistance value of the diodes D 1 and D 2 decreases, thus the resistance R connected in parallel with the diodes D 1 and D 2 . As a result of the decrease in the combined resistance value in 2 ), the gain of the transistor Q 6 is increased, and the gain of the second differential pulse is increased by this gain, thereby increasing the contour correction amount.
결국, 흑백의 윤곽보정이 커져서 포커스 특성이나 선명도가 향상된 화면이 나타난다.As a result, black-and-white outline correction is increased, resulting in a screen with improved focus characteristics and sharpness.
한편, 첨예도 조절 가변저항(VR1)의 조절에 의해 그의 가변단자 출력전압을 낮춰 부드러운 화면을 시청할때는 그 출력전압에 의해 트랜지스터(Q51)의 베이스 전압이 낮아지고, 이에따라 그 트랜지스터(Q51)의 콜렉터 전류가 감소되어 트랜지스터(Q52)의 콜렉터 전류가 증가하게 된다.Meanwhile, the sharpness becomes the base voltage of the transistor (Q 51) reduced by the output voltage halttaeneun watch a smooth surface to lower its variable terminal output voltage by adjusting the control of the variable resistor (VR 1), yiettara the transistor (Q 51 ), The collector current of () decreases to increase the collector current of transistor Q 52 .
이와같이 트랜지스터(Q52)의 콜렉터 전류가 증가함에 따라 트랜지스터(Q58)의 전압이 감소되어 그의 에미터 전류가 감소하게 된다.As such, as the collector current of transistor Q 52 increases, the voltage of transistor Q 58 decreases and its emitter current decreases.
따라서, 이때 트랜지스터(Q56)의 콜렉터 전류가 감소되어 트랜지스터(Q54),(Q55)의 에미터 전류가 감소하게 되므로 다이오드(D1,D2)의 전류도 감소하게 되어 그의 자체 저항값이 증가하게 된다.Therefore, at this time, the collector current of the transistor Q 56 is reduced, so that the emitter currents of the transistors Q 54 and Q 55 are reduced, so that the current of the diodes D 1 and D 2 is also reduced, thereby reducing its own resistance value. Will increase.
이와같이 다이오드(D1,D2)의 자체 저항값이 증가하면 그와 병렬 연결된 저항(R21)과의 관계에 있어서 합성저항값이 증가되므로 트랜지스터(Q6)의 이득이 감소되고, 이에따라 2차 미분펄스의 이득이 감소되어 윤곽 보정량이 감소된다. 결국 흑백의 윤곽보정이 작아져서 부드러운 화면을 시청할 수 있게 된다.As such, when the self-resistance value of the diodes D 1 and D 2 increases, the combined resistance value increases in the relationship with the resistor R 21 connected in parallel thereto, so that the gain of the transistor Q 6 is reduced, and accordingly, the secondary The gain of the differential pulse is reduced to reduce the amount of contour correction. As a result, the black and white outline correction becomes smaller, so that a smooth screen can be viewed.
이상에서 설명한 바와 같이 본 고안은 첨예도 조절 가번저항에 연동하여 속도변조회로의 윤곽 보정량을 조절하게 되므로 시청자가 화질을 선택하여 조절할 때 윤곽보정과 주파수 특성을 알맞게 조절할 수 있게 되는 효과가 있게 된다.As described above, the present invention adjusts the contour correction amount of the speed modulator circuit in conjunction with the sharpness adjustment aberration resistor, so that the viewer can adjust the contour correction and frequency characteristics appropriately when selecting and adjusting the image quality.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900013315U KR920008368Y1 (en) | 1990-08-31 | 1990-08-31 | Auto-gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900013315U KR920008368Y1 (en) | 1990-08-31 | 1990-08-31 | Auto-gain control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920005539U KR920005539U (en) | 1992-03-26 |
| KR920008368Y1 true KR920008368Y1 (en) | 1992-11-20 |
Family
ID=19302817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900013315U KR920008368Y1 (en) | 1990-08-31 | 1990-08-31 | Auto-gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920008368Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264825B1 (en) * | 1997-11-17 | 2000-09-01 | 서갑수 | Electrolytic capacitor having improved sealing section |
-
1990
- 1990-08-31 KR KR2019900013315U patent/KR920008368Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264825B1 (en) * | 1997-11-17 | 2000-09-01 | 서갑수 | Electrolytic capacitor having improved sealing section |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005539U (en) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009077B1 (en) | Non-linear dynamic coring circuit for video signals | |
| US3873767A (en) | Video signal control circuit including automatic brightness and contrast control responsive to excess crt beam current | |
| JP2899680B2 (en) | Video display device and method for controlling the device | |
| JP3822602B2 (en) | Scan rate modulation circuit | |
| KR910004295B1 (en) | Dynamic coring circuit | |
| US5179320A (en) | Signal adaptive beam scan velocity modulation | |
| GB2107552A (en) | Video signal peaking | |
| US4081838A (en) | Contrast control circuitry for a video processing system | |
| US4549216A (en) | Focusing voltage output circuit for cathode ray tube | |
| US4351003A (en) | Automatic video signal peaking control | |
| KR920008368Y1 (en) | Auto-gain control circuit | |
| US4839725A (en) | Contour compensating circuit | |
| US4080627A (en) | Aperture correction circuitry for a video correction system | |
| US4005262A (en) | Brightness and contrast control for television receiver | |
| KR100688133B1 (en) | Dynamic focus voltage amplitude controller | |
| US4069505A (en) | Automatic peaking control circuitry for a video processing system | |
| HU208774B (en) | Non-linear rgb video signal processing unit | |
| US4160277A (en) | Television picture enhancement circuit | |
| US4388648A (en) | Frequency selective DC coupled video signal control system insensitive to video signal DC components | |
| US4097784A (en) | Quadrupole convergence circuit | |
| US3249693A (en) | Circuit arrangement including a directcurrent coupled transistor amplifier for television signals | |
| JP2740377B2 (en) | Contour correction circuit | |
| KR0144590B1 (en) | The screen brightness automatic control circuit of monitor | |
| KR910007196Y1 (en) | Brightness correction circuit | |
| US4388647A (en) | Predictably biased DC coupled video signal peaking control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20041101 Year of fee payment: 13 |
|
| EXPY | Expiration of term |