KR950007873Y1 - 인버터 게이트신호 발생회로 - Google Patents
인버터 게이트신호 발생회로 Download PDFInfo
- Publication number
- KR950007873Y1 KR950007873Y1 KR2019930014957U KR930014957U KR950007873Y1 KR 950007873 Y1 KR950007873 Y1 KR 950007873Y1 KR 2019930014957 U KR2019930014957 U KR 2019930014957U KR 930014957 U KR930014957 U KR 930014957U KR 950007873 Y1 KR950007873 Y1 KR 950007873Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- error
- output unit
- outputting
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Inverter Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래 인버터 드라이브의 게이트신호 발생회로에 대한 블록도.
제2a, 2b도는 제1도의 입,출력 파형도.
제3도는 본 고안 인버터의 게이트신호 발생회로도.
제4a 내지 j도는 제3도 각부의 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 에러전압 출력부 12 : 기준전류 발생부
13 : 피아이 제어부 14 : 삼각파 출력부
15 : 밴드레벨 출력부 16 : 히스테리시스 비교부
본 고안은 피아이디(PID) 제어기겁을 이용한 히스테리시스 제어기술에 관한 것으로, 특히 인버터의 제어신호를 결정함에 있어서 강제적으로 일정한 스위칭 형태를 결정하지 않고 일정 기준값을 설정하고 최종적으로 출력된 값이 이 기준값에 접근하도록 하여 순간적으로 발생하는 부하의 변동에 대하여 즉시 보상할 수 있게한 인버터의 게이트신호 발생회로에 관한 것이다.
제1도는 종래 인버터 드라이브에 게이트신호 발생회로에 대한 블록도로서 이에 도시한 바와 같이, 사인파에 대한 기준 데이타를 출력하는 룸(1)과, 상기 룸(1)에서 출력되는 기준 데이타를 필터링하여 기준 사인타를 출력하는 필터(2)와, 일정 레벨의 삼각파를 발생하는 삼각파 발생부(3)와, 상기 필터(2)의 출력신호와 삼각파 발생부(3)의 출력신호를 비교하여 그에 따른 주기의 구형파를 출력하는 비교부(4)로 구성한 것으로, 이와 같이 구성된 종래 시스템의 작용을 설명하면 다음과 같다.
롬(1)의 데이블상에서 기준값에 해당하는 데이타가 출력되고, 이는 디지탈(D)/아날로그(A) 변환기를 통해 아날로그신호로 변환된후 다시 필터(2)의 입력신호로 공급되어 이로부터 사인파가 출력되고, 이는 비교기(CP)의 비반전 입력단자에 공급된다.
한편, 상기 비교기(CP)는 상기 필터(2)로 부터 입력되는 사인파와 삼각파 발생부(3)로 부터 입력되는 삼각파를 제2도의 (a)에서와 같이 비교하여 제2도의 (b)와 같은 구형파를 출력하게 된다.
그리고, 운전중 부하의 변동으로 인하여 출력 레벨이 변하게 되면 상기 롬(1)의 테이블값을 높여 사인 기준값이 상승되게 함으로써 그 변화 부분에 대한 보상이 이루어지게 하였다.
그러나 이와 같은 종래의 결함을 해결하기 위하여 사인 기준파와 출력값을 비교하여 에러분에 대하여 스위칭 형태가 결정되게 함으로써 순간적으로 발생되는 부하의 변동에 대해서도 보상할 수 있게 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.
제3도는 본 고안 인버터의 게이트신호 발생회로도로서 이에 도시한 바와 같이, 사인파 기준전압(Vc*)과 귀환되는 실제전압(Vc)을 가산하여 그 기준전압(Vc*)과 실제전압(Vc)간의 에러전압(Verror)을 출력하는 에러전압 출력부(11)와, 상기 에러전압 출력부(11)에 입력되는 기준전압(Vc*)에 따른 기준전류(I*)를 출력하는 기준전류 발생부(12)와, 상기 에러전압 출력부(11)의 출력전압을 공급받아 캐스케이드 피아이 증폭하는 피아이 제어부(13)와, 상기 에러전압(Verror)과 기준전류(I*)를 가산한후 그 결과치와 실제전류(Ic)를 연산하여 삼각파를 출력하는 삼각파 출력부(14)와, 사용자의 설정 레벨에 따라 밴드레벨 전압(K)을 출력하는 밴드레벨 출력부(15)와, 상기 삼각파 출력부(14)의 출력전압과 밴드레벨 출력부(15)의 출력전압을 비교하여 그에 따른 구형파를 출력하는 히스테리시스 비교부(16)로 구성한 것으로, 이와 같이 구성한 본 고안의 작용 및 효과를 첨부한 제4도를 참조하여 상세히 설명하면 다음과 같다.
에러전압 출력부(11)는 제4도의 (a)와 같은 사인파 기준전압(Vc*)과 제4도의 (b)와 같은 실제전압(Vc)을 가산한후 이를 연산증폭기(OP1)의 반전입력으로 하여 그의 출력단자에 제4도의 (c)와 같은 에러전압(Verror)을 출력하고, 기준전류 발생부(12)는 상기 제4도의 (a)와 같은 기준전압(Vc*)을 연산증폭기(OP2)의 반전입력으로 하여 그에 따른 기준전류(I*)를 출력한다.
그리고, 피아이 제어부(13)는 상기 연산증폭기(OP1)의 출력전압을 PI제어기의 P제어기인 연산증폭기(OP3)의 반전입신호로 하여 저항(R6) 및 가변저항(VR1)에 비례하는 제4도의 (d)와 같은 파형을 출력하고, 이를 다시 I제어기인 연산증폭기(OP4)의 비반전 입력신호로 하여 가변저항(VR2)에 따른 이득으로 에러값을 적분해서 제4도의 (e)와 같은 파형을 출력한다.
삼각파 출력부(14)는 상기 기준전류 발생부(12)에서 출력되는 제4도의 (f)와 같은 기준전류(I*)를 연산증폭기(OP5)의 비반전입력으로 하고, 피아이 제어부(13)에서 출력되는 에러전압(Verror)을 반전입력으로 하여 제4도의 (g)와 같은 파형을 연산증폭기(OP6)의 반전입력으로 출력하고, 그 연산증폭기(OP6)의 비반전 입력으로는 제4도의 (h)와 같은 실제전류(Ic)를 출력하여 그 삼각파 출력부(14)의 출력단자에 제4도의 (i)와 같은 삼각파형이 출력된다.
이에 따라 히스테리시스 비교부(16)는 제4도의 (i),(j)에서와 같이 상기 삼각파 출력부(14)의 출력신호와 밴드레벨 출력부(15)에서 출력되는 밴드레벨(K),(-K)을 비교하여 에러전압(Verror)이 그 밴드레벨(K)보다 크면 (Verror>K) "하이"를 출력하고, 에러전압(Verror)이 그 밴드레벨(k)보다 작으면 (Verror<K) "로우"를 출력하여 그의 출력단자(Out)에 제4도의 (j)와 같은 구형파가 출력된다.
이상에서 상세히 설명한 바와 같이 본 고안은 사인기준파와 출력신호를 비교하여 그 에러분에 대하여 스위칭형태를 결정함으로써 순간적으로 발생되는 부하의 변동에 대하여 즉시 보상할 수 있는 효과가 있다.
Claims (1)
- 사인파 기준전압(Vc*)과 귀환되는 실제전압(Vc)을 가산하여 그 기준전압실제전압(Vc)간의 에러전압(Verror)을 출력하는 에러전압 출력부(11)와, 상기 에러전압 출력부(11)에 입력되는 기준전압(Vc*)에 따른 기준전류(I*)를 출력하는 기준전류 발생부(12)와, 상기 에러전압 출력부(11)의 출력전압을 공급받아 캐스케이드 피아이 증폭하는 피아이 제어부(13)와, 상기 에러전압(Verror)과 기준전류(I*)를 가산한후 그 결과치와 실제전류(Ic)를 연산하여 삼각파를 출력하는 삼각파 출력부(14)와, 사용자의 설정 레벨에 따라 밴드레벨 전압(K)을 출력하는 밴드레벨 출력부(15)와, 상기 삼각파 출력부(14)의 출력전압과 밴드레벨 출력부(15)의 출력전압을 비교하여 그에 따른 구형파를 출력하는 히스테리시스 비교부(16)로 구성한 것을 특징으로 하는 인버터의 게이트신호 발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930014957U KR950007873Y1 (ko) | 1993-08-04 | 1993-08-04 | 인버터 게이트신호 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930014957U KR950007873Y1 (ko) | 1993-08-04 | 1993-08-04 | 인버터 게이트신호 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007491U KR950007491U (ko) | 1995-03-21 |
| KR950007873Y1 true KR950007873Y1 (ko) | 1995-09-22 |
Family
ID=19360651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930014957U KR950007873Y1 (ko) | 1993-08-04 | 1993-08-04 | 인버터 게이트신호 발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007873Y1 (ko) |
-
1993
- 1993-08-04 KR KR2019930014957U patent/KR950007873Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007491U (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1084115A (en) | Sensor circuit | |
| CA2051143A1 (en) | Inverter control device | |
| JPH0340752A (ja) | スイッチド・モード型レギュレータ回路 | |
| KR890003083A (ko) | 전력 시스템들을 병렬화 하기 위한 회로 및 방법 | |
| CN1150724A (zh) | 用于检测输出负载的设备 | |
| FI105620B (fi) | Kytkentäsovitelma epälineaarisen siirtofunktion approksimoimiseksi | |
| KR950007873Y1 (ko) | 인버터 게이트신호 발생회로 | |
| FI92631B (fi) | Lämpöanemometri | |
| CA2061281A1 (en) | Dc current comparator circuit for generating an adjustable output proportional to an input signal | |
| EP0437785A2 (en) | AC signal generating apparatus for generating a voltage or current standard | |
| KR960002146Y1 (ko) | 전압연속 출력회로 | |
| KR950000354Y1 (ko) | 입력신호의 이득 선택회로 | |
| SU953707A1 (ru) | Генератор линейно-измен ющегос напр жени | |
| KR970076439A (ko) | 모니터의 틸트 보정 회로 | |
| KR920004818Y1 (ko) | 사운드 출력의 리니어 콘트롤 회로 | |
| JPS56149761A (en) | Electron beam controller | |
| KR970031292A (ko) | 온도 보상 히스테리시스를 갖는 비교기(a comparator with temperature-compensated hysteresis) | |
| JP3751822B2 (ja) | 電源装置 | |
| JP2594818Y2 (ja) | 基準電圧発生回路 | |
| SU483759A1 (ru) | Адаптивное устройство дл управлени вентильным преобразователем | |
| SU773608A1 (ru) | Источник питани посто нного тока | |
| JPS5829376A (ja) | パルス幅制限回路を備えた位相制御回路 | |
| JPS5973774A (ja) | バツテリの残量電圧検出装置 | |
| JPS60175125A (ja) | 出力調整装置 | |
| JPH02149898A (ja) | 電子楽器のオフセット調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19971227 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |