KR950007459B1 - 듀티 사이클 제어형 클럭 발생 장치 - Google Patents

듀티 사이클 제어형 클럭 발생 장치 Download PDF

Info

Publication number
KR950007459B1
KR950007459B1 KR1019930003312A KR930003312A KR950007459B1 KR 950007459 B1 KR950007459 B1 KR 950007459B1 KR 1019930003312 A KR1019930003312 A KR 1019930003312A KR 930003312 A KR930003312 A KR 930003312A KR 950007459 B1 KR950007459 B1 KR 950007459B1
Authority
KR
South Korea
Prior art keywords
duty cycle
signal
controlled
clock signal
output
Prior art date
Application number
KR1019930003312A
Other languages
English (en)
Other versions
KR940023020A (ko
Inventor
오승곤
한규욱
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930003312A priority Critical patent/KR950007459B1/ko
Publication of KR940023020A publication Critical patent/KR940023020A/ko
Application granted granted Critical
Publication of KR950007459B1 publication Critical patent/KR950007459B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음.

Description

듀티 사이클 제어형 클럭 발생 장치
제1a도 및 제1b도는 일반적인 형태의 주파수 체배기를 가진 클럭 발생 장치의 개략적인 도면.
제2도는 본 발명에 따른 듀티 사이클 제어형 클럭 발생 장치의 블럭도.
제3도는 본 발명에 따른 듀티 사이클 제어형 클럭 발생 장치의 상세 회로도.
제4도는 제3도의 각 노드에서의 출력 파형을 도시한 파형도.
본 발명은 클럭 발생 장치에 관한 것으로, 특히 반도체 제조공정에 따른 소자 변수의 변경 및 동작 조건의 변화에 무관하게 일정한 듀티 사이클을 갖는 구형파 클럭 신호를 발생할 수 있도록 하기에 적합한 듀티 사이클 제어형 클럭 발생 장치에 관한 것이다.
클럭 발생 장치는 어떤 시스템, 예를 들면, 컴퓨터 또는 교환기등의 시스템내에서 동작하는 회로 및 장치에 대한 감시, 측정 또는 동기를 취하기 위해 주기적인 구형파 신호, 즉 클럭 신호를 발생하는 장치로 이용된다.
이러한 클럭 발생기(VCD)등이 있으며, 다양한 주파수의 클럭 신호를 제공할 수 있도록 위상 동기 루우프(PLL) 및 주파수 체배기를 포함할 수 있다.
여기서, 위상 동기 루우프(PLL)는 위상비교기와 전압 제어 발진기를 조합하고, 주파수에 대한 적분 제어형의 음궤한 루우프를 이용하여 입력파와 동기시킨 출력 클럭 신호를 발생할 수 있으며, 주파수 체배기는 기준 클럭의 정수배인 주파수를 가진 신호를 제공할 수 있다.
제1a도는 일반적인 예의 주파수 체배기를 가진 클럭 발생 장치를 도시한 것으로, 이러한 클럭 장치는 기준 클럭 발생기(10)로부터 출력되는 기준 클럭 신호(f)를 지연소자(20)에 의해 일정시간 지연한후 배타적 OR논리 게이트(EXOR)(30)를 통해 결합함으로써 2체배 주파수를 갖는 클럭 펄스 신호(2f)를 얻을 수 있다.
제1b도는 또다른 예의 주파수 체배기를 갖는 클럭 발생 장치를 도시한 것으로, 클럭 장치는 충방전회로를 이용하는 삼각파 발생회로(40)를 통해 기준클럭(f)를 삼각파 신호(fc)로 변환하고 이 삼각파신호를 비교기(50)를 통해 기준전압(Vref)과 비교하며, 비교결과 신호와 기준클럭(f)를 배타적 OR논리 게이트(EXOR)(30)를 통해 결합함으로써 2체배 주파수를 가진 클럭 펄스 신호(2f)를 얻을 수 있다.
전술하는 예시적인 장치 이외에도 다양한 형태의 장치들이 본 기술분야에 알려져 있으며, 기준 클럭 발생기(10)로는 대표적으로 수동소자와 조합된 수정 발진기가 이용되고 있다.
전술하는 형태의 클럭 발생 장치는 간단한 형태의 회로 구성으로 비교적 정확한 클럭 펄스를 제공하고 있으나, 클럭 신호의 정밀한 제어가 결합되는 수동 또는 능동회로 소자의 기본적인 특성에 전적으로 의존하고 있다.
이 때문에, 요구되는 정밀한 파형을 갖는 클럭펄스를 제공하기 위해서는 동작 온도, 특성 변수, 오차 등 각 회로 소자의 특성을 고려하여 정밀하게 제어되어야만 한다.
그러나, 이러한 조정작업은 실질적으로 상당히 어려우며, 더우기 동작온도의 변화 및 동작 전압 변동등의 동작 조건에 따라 조정된 회로 특성이 변경될 수 있다.
제1a도 및 제1b도로 부터 알 수 있는 바와 같이, 시스템 요구에 출력 클럭 신호의 듀티 사이클이 50%로 유지되어야 하는 경우, 지연소자(20)의 지연시간이 정확하게 기준 클럭의 1/2이 되도록 조정되어야 하며, 동작조건의 변동에 따라 변화되어서는 안된다.
즉, 이와 같은 종래의 기술에 있어서는 실제회로 구성에서, 이러한 조건을 만족시키기는 대단히 어렵기 때문에 그러한 클럭 발생 장치를 이용하는 시스템 동작 신뢰성을 저하시키는 문제점이 있었다.
따라서, 본 발명의 목적은, 반도체 제조공정상의 소자 특성 및 동작조건과는 독립적으로 정밀하게 제어된 듀티 사이클을 갖는 클럭 신호를 제공하여, 이용되는 시스템의 동작 신뢰성을 향상시킬 수 있는 듀티 사이클 제어형 클럭 발생 장치를 제공하는데 있다.
본 발명에 따르면, 주기적인 구형파 클럭 신호를 발생하는 기준 클럭 발생기를 구비하여 임의의 시스템에서 회로 및 장치에 대한 감시, 측정 또는 동기를 취하기 위한 클럭 발생 장치는 상기 클럭 발생 장치의 출력 구형파 클럭 신호를 궤환 입력하여, 기설정된 구형파 클럭 신호의 듀티 사이클과 현재 궤환 입력된 상기 구형파 클럭 신호의 듀티 사이클간의 편차를 나타내는 듀티 사이클 오차 신호를 발생하는 듀티 사이클 오차 검출기 수단과 ; 상기 기준 클럭 발생기로부터의 상기 구형파 클럭 신호와 상기 듀티 사이클 오차 신호에 응답하여 상기 구형파 클럭 신호의 듀티 사이클을 상기 듀티 사이클 차신호의 편차에 반비례적으로 제어하고, 상기 클럭 발생 장치의 상기 출력 구형파 신호로서 듀티 사이클 제어된 구형파 클럭 신호를 발생하는 듀티 사이클 제어부를 포함한다.
이하 본 발명을 첨부하는 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 일실시예에 따른 듀티 사이클(duty cycle) 제어형 클럭 발생 장치의 개략적인 블럭도를 도시한 것으로, 클럭 발생 장치는 기준 클럭 발생기(10), 듀티 사이클 제어부(100) 및 듀티 사이클 오차 검출부(200)를 포함한다.
기준 클럭 발생기(10)는 소정의 주파수를 가진 구형파 기준 클럭 신호(f)를 출력하기 위한 것으로, 본 기술분야에 잘알려진 바와 같이, 수동 회로 소자와 조합된 수정 발진기를 이용하여 구현될 수 있다.
듀티 사이클 제어부(100)는 기준 클럭 발생기(10)로 부터의 구형파 클럭 신호를 입력하고, 듀티 사이클 오차 검출부(200)으로부터의 듀티 사이클 오차 신호에 응답하여, 구형파 클럭 신호의 듀티 사이클을 제어하기 위한 것으로, 모서리 검출기(21), 기울기 제어형 톱니파 발생기(22) 및 비교기(23)를 포함한다.
모서리 검출기(21)는 듀티 사이클 제어부의 입력으로서, 기준 클럭 발생기(10)로부터 기준 클럭 신호(f)를 입력하여, 클럭 신호에 포함된 각 펄스에 대한 Y상승 모서리(rising edge) 및/또는 하강 모서리(falling edge)를 검출하고 각 검출점에서 소형의 펄스폭을 가진 펄스신호인 모서리 검출 신호를 발생한다.
기울기 제어형 톱니파 발생기(22)는 모서리 검출기(21)의 출력인 모서리 검출 신호에 응답하여 모서리 검출 신호들 간에 소정의 기울기를 가진 톱니파를 발생한다.
이 경우, 소정의 기울기는 듀티 사이클 오차신호의 크게에 따라 변화될 수 있다.
비교기(23)는 전술한 기울기 제어형 톱니파 발생기(22)의 톱니파와, 기준전압(VD)을 비교하여 듀티 사이클 제어부(100)의 출력으로서 듀티 사이클 제어된 구형파 클럭 신호(fout)를 출력한다.
이후에 설명되는 바와 같이, 모서리 검출기(21)에서 각 펄스의 상승 및 하강 모서리중 하나만을 검출하는 경우, 비교기(23)의 출력 클럭 신호(fout)주파수가 기준 클럭 발생기(10)의 기준 클럭 신호 주파수(f)와 동일하게 되며 상승 및 하강 모서리 모두를 검출하는 경우, 비교기(23)의 출력 클럭 신호(fout)의 주파수는 기준 클럭 발생기(10)의 기준 클럭 신호(f) 주파수의 2배가 됨을 알 수 있을 것이다.
듀티 사이클 오차 검출부(200)는 듀티 사이클 제어부(100)의 출력(fout)을 궤환 입력하여, 기설정된 듀티 사이클과 입력된 클럭 신호의 듀티 사이클간의 편차를 나타내는 듀티 사이클 오차 신호를 발생하기 위한 것으로, 정전류원 충반전기(24) 및 저역 통과 필터(25)를 포함한다.
정전류원 충방전기(24)는 비교기(23)로부터 클럭 신호(fout)를 입력하여 그 클럭 신호(fout)의 각 주기에 대한 펄스폭 및 나머지 시간 간격에 대응하는 상승 시간과 하강 시간을 갖는 삼각파 신호를 발생한다.
이러한 삼각파 신호는 저역 통과 필터(25)를 거쳐 전술한 펄스폭과 나머지 시간 간격간의 편차를 전압 레벨로 나타내는 듀티 사이클 오차 신호로서 출력된다.
제3도 및 제4도를 참조하면, 제3도에는 모서리 검출기(21)가 상승 및 하강모서리 모두를 검출하며, 출력 클럭 신호의 듀티 사이클 사이클을 50%로 정밀하게 제어하기 위한 본 발명에 따른 일 실시예의 상세 회로도가 도시된다.
제4도에는 제3도의 각 노드(N1),(N2),(N3),(N4),(N5)에서의 출력 파형 및 출력 클럭 신호(fout)의 파형을 도시한 파형도가 도시된다.
기준 클럭 발생기(10)로부터의 기준 클럭 신호(f)는 제4도에 도시된 바와 같이, 구형파 클럭 신호로서 제3도의 모서리 검출기(21)에 제공된다.
기준 클럭 신호(f)는 배타적 OR게이트(EXOR)의 일 입력으로 제공되는 한편, 소정시간, 본 실시예에서는 제4도에 도시된 시간(T2)만큼 지연하기 위해 제3도이 모서리 검출기(21)내의 다단의 인버터(INVC)를 통해 배타적 OR게이트(EXOR)이 타입력단에 결합된다.
제3도 모서리 검출기(21)의 배타적 OR게이트(EXOR)의 출력은 모서리 검출신호로서 제4도의 노드(N1) 출력에서와 같이, 기준 클럭 신호(f)의 각 상승 및 하강 모서리에서의 상승 모서리를 가진 펄스신호이다.
이 경우, 모서리 검출기(21)의 모서리 검출신호의 펄스폭(T2)은 본 기술 분야에 잘 알려진 바와 같이, 지연 소자인 인버터(INVC)의 지연 시간에 의해 결정되며, 기준 클럭 신호의 펄스폭에 비해 상대적으로 작은 것이 바람직하다.
모서리 검출기(21)의 모서리 검출신호는 전술한 바와 같이, 제3도의 기울기 제어형 톱니파 발생기(22)에 제공된다.
제3도 내의 기울기 제어형 톱니파 발생기(22)는 전원(VDD)와 접지 사이에 결합된 12개의 P채널 금속산화물 실리콘 전계 효과 트랜지스터(이하, MOS라함) (M2),(M3), 1개의 N채널 MOS(M1) 및 캐패시터(C1)를 포함한다.
P채널 MOS(M2)및 N채널 MOS(M1)의 게이트는 공통으로 모서리 검출기(21)의 모서리 검출 신호 출력단에 결합되며, P채널 MOS(M2)의 드레인은 N채널 MOS(M1)의 드레인에 결합되고, N채널 MOS(M1)의 소스는 접에 결합된다.
또한, P채널 MOS(M3)는 그의 소스가 전원(VDD)와 결합되고, 그의 드레인은 P채널 MOS(M2)의 소스와 결합하며, 그의 게이트는 듀티 사이클 오차 신호를 만들기 위한 저역 통과 필터(25)의 출력단에 결합된다.
캐패시터(C1)은 기울기 제어형 톱니파 발생기(22)의 출력으로서 N채널 MOS(M1)이 드레인과 접지 사이에 결합된다.
전술하는 구성에 의해, P채널 MOS(M2)와 N채널 MOS(M1)은 모서리 검출신호에 의해 배타적으로 도통되어 각기 캐패시터(C1)을 통한 충전로와, 캐패시터(C1)로부터의 방전로를 형성한다.
P채널 MOS(M2)는 제3도의 전압 레벨 신호인 듀티 사이클 오차 신호에 의해 P채널 MOS(M2)를 통한 캐패시터(C1) 충전시 전류량을 조절하게 된다.
그 결과,캐패시터(C1)는 제4도에 도시된 노드(N2)의 출력으로 도시된 바와 같이, 모서리 검출기(21)의 모서리 검출신호들간에 소정의 기울기를 갖는 톱니파를 발생한다.
전술한 바와 같이, 소정의 기울기는 전압 레벨 신호인 듀티 사이클 오차 신호에 의해 결정될 수 있음을 알 수 있을 것이다.
또한, 이후의 제어를 용이하게 하기 위해, N채널 MOS(M1)의 사이즈를 상대적으로 크게 하여 방전시간을 극소화함으로써 정형화된 톱니파를 발생하는 것이 바람직하다.
기울기 제어형 톱니파 발생기(22)내 캐패시터(C1)로부터의 출력 톱니파 신호는 제3도의 비교기(23)의 반전단자(－)에 결합된다.
비교기(23)의 비반전단자(＋)에는 전술한 바와 같이 듀티 사이클 50%를 구현하기 위해 전원(VDD)의 1/2전압을 갖는 기준 전압(VD)이 결합된다.
그 결과, 비교기(23)에서는 제4도의 노드(N3)의 출력으로 도시된 바와같이, 구형파 클럭 신호가 발생된다.
이러한 구형파 클럭 신호는 기준 클럭 신호와의 동기를 위한 지연소자인 인버터(IN)을 통해 출력되는 한편, 정전류원 충방전기(24)로 궤환된다.
정전류원 충방전기(24)는 정전류원과 충방전부를 가지멸, 정전류원은 전원( VCC)와 접지단 사이에 결합되는 2개의 P채널 MOS(M10),(M11) 및 2개의 N채널 MOS(M8),(M9)과, 동일한 전류량을 가지면서 정전압으로 작동하는 2개의 출력을 가진다.
이러한 정전류원은 전류 미러로서 본 기술 분야에 잘 알려져 있다.
정전류원 충방전부(24)는 충전경로 및 방전 경로를 포함한다.
충전경로는 2개의 P채널 MOS(M7),(M6)와 캐패시터(C1)을 포함하며, P채널 MOS(M7)의 드레인은 전원(VCC)에 결합되고, 그의 게이트는 전술하는 정전류원의 일출력에 결합된다.
P채널 MOS(M6)의 소스는 P채널 MOS(M7)의 드레인과 결합되고, 그의 게이트는 전술하는 비교기 출력단(N3)에 결합되며, 그의 드레인은 캐패시터(C2)이 일단에 결합된다.
캐패시터(C2)의 타단은 접지에 결합된다. 방전경로는 2개의 P채널 MOS(M5) 및 (M4)를 포함하며, 충전경로와 동일하게 캐패시터(C2)를 공유한다.
N채널 MOS(M5)의 드레인은 충전경로의 P채널 MOS(M6)의 드레인고 결합함으로써 캐패시터(C2)와 결합되고, 그의 게이트는 충전경로의 P채널 MOS(M6)과 동일하게 비교기(23)의 출력단(N3)에 결합되며, 그의 소스는 N채널 MOS(M4)의 드레인에 결합된다.
N채널 MOS(M4)의 소스는 접지된 결합되며, 그의 게이트는 정전류원의 타 출력단에 결합된다.
전술하는 바와 같은 구성에 의해, 비교기(23)의 클럭 신호에 응답하여, P채널 MOS(M6) 및 N채널 MOS(M5)는 배타적으로 동작한다.
이때, 정전류원의 두 출력에 의해 각기 P채널 MOS(M7) 및 N채널 MOS(M4)가 제어되기 때문에, 충방전시,캐패시터(C2)를 통한 단위 시간당 전류량은 동일하다.
즉, IP＝IN＝Iref이다.
그러므로, 캐패시터(C2)에 충전 또는 방전되는 전압은 제4도의 노드(N4)의 출력으로 도시된 바와 같이 P채널 MOS(M6) 및 N채널 MOS(M5)의 도통시간에 이해 결정됨을 알 수 있다.
따라서,캐패시터(C2)를 통해 제4도의 노드(N3) 출력에 도시된 바와 같이, 출력 클럭 펄스의 펄스폭(T3)에 대응하는 하강시간을 가지며, 나머지 시간간격(T4)에 대응하는 상승 시간을 갖는 삼각파 신호가 출력된다.
캐패시터(C2)의 출력단(N4)로부터 출력된 삼각파 신호는 저항(R2)와 캐패시터(C2)로 구성된 저역 통과 필터(25)를 통해, 제4도이 노드(N5) 출력으로 도시된 전압 레벨 신호로 변환된다.
이러한, 저역 통과 필터(25)를 통해 출력 전압은 비교기(24)로부터 출력되는 클럭 신호의 각 주기에 대해, 제4도의 노드(N3) 출력으로 도시된 펄스폭(T3)과 나머지 시간간격(T4)간의 시간차를 반영한 전압레벨이며, 이 전압레벨은 듀티 사이클의 편차를 반영한 것임을 알 수 있을 것이다.
저역 통과 필터(25)의 출력인 전압 레벨 신호는 전류 제한 저항(R3)를 통해 전술한 바와 같이, 기울기 제어형 톱니파 발생기(22)의 P채널 MOS(M3)의 게이트에 결합된다.
따라서, 기준 클럭으로부터 변형되는 톱니파 기울기가 전압 레벨 신호, 즉, 듀티 사이클 오차 신호에 의해 제어되어 제4도의 출력 클럭 신호(2f)로 도시된 바와 같이 정밀하게 듀티 사이클이 제어된 클럭 신호가 비교기(23)를 통해 출력될 수 있다.
특히, 궤환 제어를 이용하여, 충방전회로 및 정전류원을 대칭회로로 구성함으로써 동작 조건 변화, 반도체 공정에 따른 회로 소자 특성 변화에 대해서도 적응적으로 정밀하게 듀티 사이클을 제어할 수 있다.
비록, 본 발명이 바람직한 실시예를 중심으로 설명되었으나, 본 기술 분야의 숙련자라면 본 발명의 사상 및 범주를 벗어남이 없이도, 다양한 변화 및 변경, 예를 들면, 정전류원 충방전기(24) 대신 가변 가능한 듀티 사이클 설정 수단을 이용하거나, 톱니파이 기울기를 조절하는 대신 비교기(23)의 기준 전압 레벨을 적응적으로 변할 수 있도록 하는 등의 변경이 있을 수 있음을 알 수 있을 것이다.

Claims (5)

  1. 주기적으로 구형파 기준 클럭 신호(f)를 발생하는 기준 클럭 발생기(10)를 구비한 임의의 시스템에서 회로 및 장치에 대한 감시, 측정 또는 동기를 취하기 위해 사용되는 클럭 발생 장치에 대해, 상기 클럭 발생 장치의 출력 구형파 클럭 신호(fout)를 궤환 입력하여, 기설정된 구형파 클럭 신호의 듀티 사이클과 현재 궤환 입력된 상기 구형파 클럭 신호(fout)의 듀티 사이클 간의 편차를 나타내는 듀티 사이클 오차 신호를 발생하는 듀티 사이클 오차 검출기(200)와 ; 상기 기준 클럭 발생기(10)로부터의 상기 구형파 기준 클럭 신호(f)와 상기 듀티 사이클 오차 검출기(200)의 듀티 사이클 오차 신호에 응답해서 상기 구형파 클럭 신호의 듀티 사이클을 상기 듀티 사이클 오차 신호의 편차에 반비례적으로 제어하여, 상기 클럭 발생 장치의 출력 구형파 신호(fout)로서 듀티 사이클 제어된 구형파 클럭 신호를 발생하는 듀티 사이클 제어부(100)를 포함하는 회로를 사용하는 듀티 사이클 제어형 클럭 발생 장치.
  2. 제1항에 있어서, 상기 기준 클럭 발생기(10)로 부터의 상기 구형파 클럭 신호를 입력하여 상기 클럭 신호의 각 펄스에 대해 상승 및 하강 모서리중, 적어도 하나의 대응하는 소정의 펄스폭(T2)를 가진 가진 펄스신호인 모서리 검출신호를 출력하는 모서리 검출기(21)와 ; 상기 모서리 검출기(21)의 모서리 검출신호들 간에 상기 전압 레벨에 반비례적으로 제어되는 기울기를 가진 톱니파를 발생하는 기울기 제어형 톱니파 발생기(22)와 ; 기설정된 기준 전압(VD)와 상기 기울기 제어형 톱니파 발생기(22)의 톱니파를 비교하여 상기 기준 전압과 낮은 레벨 구간이 톱니파 신호의 부분에서 펄스를 발생함으로써 구형파 클럭 신호를 발생하는 비교기(23)를 포함하는 듀티 사이클 제어부(100)를 사용하는 듀티 사이클 제어형 클럭 발생 장치.
  3. 제2항에 있어서, 전원(VDD)와 접지 사이에서 상기 배타적 OR게이트(EXOR)의 출력에 응답하여 배타적으로 동작하는 스위칭 소자로서 결합되는 제1채널 MOS(M2) 및 N채널 MOS(M1)와 ; 상기 기울기 제어형 톱니파 발생기(22)의 출력으로, 상기 제1P채널 MOS(M2) 동작시 방전하고 상기 N채널 MOS(M1) 동작시 방전하도록 결합되는 캐패시터(C1)와 ; 상기 듀티 사이클 오차 신호의 상기 전압 레벨에 반비례적으로 상기 캐패시터(C1) 충전 전압을 제어하도록 결합된 제2P채널 MOS(M3)를 포함하는 기울기 제어형 톱니파 발생기(22)를 사용하는 듀티 사이클 제어형 클럭 발생 장치.
  4. 제2항에 있어서, 상기 듀티 사이클 오차 검출기(200)가 상기 비교기(23)의 출력인 상기 클럭 신호의 각 주기에 대해 펄스폭(T3)과 나머지 시간 간격(T4)에 대응하는 상승 및 하강 시간을 가진 삼각파 신호를 출력하는 정전류원 충방전기(24)와 ; 상기 정전류원 충방전기(24)로부터의 상기 삼각파 신호를 입력하여 상기 펄스폭(T3)과 나머지 시간 간격(T4)간의 편차를 나타내는 전압 레벨 신호를 발생하는 저역통과 필터(25)를 사용하는 듀티 사이클제어형 클럭 발생 장치.
  5. 제4항에 있어서, 동일한 전류량을 가지며 전류 흐름 방향이 반대인 제1 및 제2전류 출력을 가진 정전류원과 ; 상기 비교기(23) 출력의 상기 펄스폭 응답하여 상기 제1전류 출력에 의해 전류량이 제어되는 충전경로와 ; 상기 비교기(23) 출력의 상기 나머지 시간간격에 응답하여 형성되고, 상기 제2전류 전력에 의해 전류량이 제어되는 방전 경로 회로를 포함하는 정전류원 충방전기(24)를 사용하는 듀티 사이클 제어형 클럭 발생 장치.
KR1019930003312A 1993-03-05 1993-03-05 듀티 사이클 제어형 클럭 발생 장치 KR950007459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003312A KR950007459B1 (ko) 1993-03-05 1993-03-05 듀티 사이클 제어형 클럭 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003312A KR950007459B1 (ko) 1993-03-05 1993-03-05 듀티 사이클 제어형 클럭 발생 장치

Publications (2)

Publication Number Publication Date
KR940023020A KR940023020A (ko) 1994-10-22
KR950007459B1 true KR950007459B1 (ko) 1995-07-11

Family

ID=19351708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003312A KR950007459B1 (ko) 1993-03-05 1993-03-05 듀티 사이클 제어형 클럭 발생 장치

Country Status (1)

Country Link
KR (1) KR950007459B1 (ko)

Also Published As

Publication number Publication date
KR940023020A (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US4922141A (en) Phase-locked loop delay line
US6346843B2 (en) Clock signal generating circuit using variable delay circuit
EP2259428B1 (en) Automatic control of clock duty cycle
US6784707B2 (en) Delay locked loop clock generator
US6295328B1 (en) Frequency multiplier using delayed lock loop (DLL)
US6940328B2 (en) Methods and apparatus for duty cycle control
US6380783B1 (en) Cyclic phase signal generation from a single clock source using current phase interpolation
US7193907B2 (en) Semiconductor integrated circuit having a power-on reset circuit in a semiconductor memory device
US7135900B2 (en) Phase locked loop with adaptive loop bandwidth
US5912574A (en) Dual loop PLL with secondary loop to achieve 50% duty cycle
US7667509B2 (en) Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero
CA2159762C (en) Duty cycled control implemented within a frequency synthesizer
US20070057709A1 (en) Clock generation circuit and clock generation method
US6882196B2 (en) Duty cycle corrector
US6366150B1 (en) Digital delay line
US6066988A (en) Phase locked loop circuit with high stability having a reset signal generating circuit
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
KR20020029911A (ko) 클럭 동기 장치
TW202029640A (zh) 二倍頻裝置及方法
JP3561035B2 (ja) 同期クロック生成回路
JPH06216767A (ja) 安定化位相弁別器を備えるフェーズロックドループ用回路
JP4534140B2 (ja) Ｐｌｌ回路
KR950007459B1 (ko) 듀티 사이클 제어형 클럭 발생 장치
JP2003046387A (ja) Ｐｌｌ回路及びクロック生成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 18

EXPY Expiration of term