KR950007130B1 - Audio apparatus for multi-media computer - Google Patents
Audio apparatus for multi-media computer Download PDFInfo
- Publication number
- KR950007130B1 KR950007130B1 KR1019930010112A KR930010112A KR950007130B1 KR 950007130 B1 KR950007130 B1 KR 950007130B1 KR 1019930010112 A KR1019930010112 A KR 1019930010112A KR 930010112 A KR930010112 A KR 930010112A KR 950007130 B1 KR950007130 B1 KR 950007130B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- audio
- data
- digital
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
Abstract
Description
제1도는 MPEG시스템의 구성도.1 is a block diagram of an MPEG system.
제2도는 제1도에 있어서, 엔코더의 개념도.2 is a conceptual diagram of an encoder in FIG.
제3도는 제1도에 있어서, 디코더의 개념도.3 is a conceptual diagram of a decoder according to FIG.
제4도는 본 발명 멀티 미디오 컴퓨터의 오디오 재생 장치 블럭도.4 is a block diagram of an audio reproduction device of a multi-media computer of the present invention.
제5도는 제4도에 있어서, 디지탈 아날로그 변환부의 블럭도.5 is a block diagram of a digital analog converter of FIG.
제6도는 제4도에 있어서, 디지탈 볼륨 조정부의 블럭도.6 is a block diagram of a digital volume adjusting unit in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 발진부 2 : 디코더1: Oscillator 2: Decoder
3 : 메모리 4 : 디지탈/아날로그 변환부3: Memory 4: Digital / Analog Converter
5,6 : 저역 통과 필터(LPF) 7 : 디지탈 볼륨 조정부5,6: Low pass filter (LPF) 7: Digital volume control unit
8 : 제어부8: control unit
본 발명은 멀티 미디어 컴퓨터에 관한 것으로 특히, 동 화상 압축 및 복원기능을 MPEG오디오의 디코더를 이용함에 따라 MPEG오디오의 표준에 의해 압축된 비트 스트림 데이타를 디코딩하고 이 디코딩된 펄스코드 변조 데이타를 아날로그 오디오 신호로 변환하여 양 채널의 디지탈 볼륨을 조정하는 멀티미디어 컴퓨터의 오디오 재생장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multimedia computer, and more particularly, to decoding a bit stream data compressed by the standard of MPEG audio by using the MPEG audio decoder for moving picture compression and reconstruction, and converting the decoded pulse code modulation data into analog audio. The present invention relates to an audio reproducing apparatus of a multimedia computer that converts a signal to adjust digital volumes of both channels.
제1도는 MPEG시스템의 구성도로서 이에 도시된 바와 같이, 시스템 클럭(SCLK)을 발생시키는 클럭발생부(27)와, 디지탈 비디오신호(Vi)를 상기 클럭발생부(27)의 출력(SCLK)에 따라 샘플링하는 비디오 샘플링부(21)와, 이 비디오 샘플링부(21)의 출력(V21)을 부호화하여 압축하는 부호화기(22)와, 디지탈 오디오신호(Ai)를 상기 클럭 발생부(27)의 출력(SCLK)에 따라 샘플링하는 오디오 샘플링부(23)와, 이 오디오 샘플링부(23)의 출력(V23)을 부호화하여 압축하는 부호화기(24)와, 이 부호화기(24)의 압축오디오 신호(V24)와 상기 부호화기(22)의 압축 비디오 신호(V22)를 다중화하여 비트 스트림 데이타(V25)를 출력하는 멀티플렉서(25)와, 이 멀티 플렉서(25)의 출력(V25)을 상기 클럭 발생부(27)의 출력(SCLK)에 따라 동기신호를 부가하여 소정단위마다 동기 블럭을 형성함에 따라 데이타 저장부(29)에 출력하는 데이타 동기부(26)로 엔코더(28)를 구성하고, 상기 데이타 저장부(29)의 비트 스트림 데이타(V29)를 입력받아 동기신호를 검출함과 아울러 비디오신호와 오디오 신호를 분리하는데 데이타 분리부(31)와, 이 데이타 분리부(31)의 비디오출력(V30)를 복호화하여 원래의 신호 형태로 배열하는 부호화기(32)와, 상기 데이타 분리부(31)의 오디오 출력(V31)을 복호화하여 원래의 신호 형태를 배열하는 부호화기(34)와, 상기 데이타 분리부(31)의 동기 출력(syn)에 따라 클럭(CLK)을 발생시키는 클럭발생부(36)와, 이 클럭 발생부(36)의 출력(CLK)에 따라 상기 복호화기(32)의 출력(V32)을 동기화시켜 신장된 비디오신호(V0)를 출력하는 비디오 출력부(33)와, 상기 클럭 발생부 (36)의 출력(CLK)에 따라 상기 복호화기(34)의 출력(V34)을 동기화시켜 신장된 오디오신호(A0)를 출력하는 오디오 출력부(35)로 디코더 (30)를 구성한 것으로, 상기 데이타저장부(29)는 CD-ROM, DAT 및 컴퓨터의 하드디스크(Hard Disk)등과 같은 DSM(Digital Storage Modia)장치이다.FIG. 1 is a block diagram of an MPEG system, and as shown therein, a clock generator 27 for generating a system clock SCLK and a digital video signal Vi for outputting the clock signal 27 of the clock generator 27. The clock generator 27 receives a video sampling unit 21 for sampling according to the present invention, an encoder 22 for encoding and compressing the output V 21 of the video sampling unit 21, and a digital audio signal Ai. An audio sampling unit 23 for sampling in accordance with the output SCLK, an encoder 24 for encoding and compressing the output V 23 of the audio sampling unit 23, and a compressed audio signal of the encoder 24. (V 24 ) and a multiplexer 25 for multiplexing the compressed video signal V 22 of the encoder 22 to output bit stream data V 25 , and an output V 25 of the multiplexer 25 . By adding a synchronization signal according to the output (SCLK) of the clock generator 27 to form a synchronization block for each predetermined unit Configure the encoder 28 to the data synchronizer (26) for output to the data storing unit 29, and detects a synchronous signal by receiving the bit stream data (V 29) of the data storage portion 29 also as well as the video A data separating unit 31 for separating a signal from an audio signal, an encoder 32 for decoding the video output V 30 of the data separating unit 31 and arranging it in an original signal form, and the data separating unit ( An encoder 34 which decodes the audio output V 31 of 31 and arranges an original signal form, and a clock generator which generates a clock CLK in accordance with the synchronous output syn of the data separator 31. And a video output unit 33 for outputting the extended video signal V 0 by synchronizing the output V 32 of the decoder 32 with the output CLK of the clock generator 36. ) And the output V 34 of the decoder 34 according to the output CLK of the clock generator 36. The decoder 30 is composed of an audio output unit 35 that outputs the loaded audio signal A 0. The data storage unit 29 is a DSM such as a CD-ROM, a DAT, and a hard disk of a computer. (Digital Storage Modia) device.
상기 엔코더(28)의 입력 오디오 데이타(Ai)와 디코더(30)의 출력오디오 데이타(A0)는 표준의 펄스 부호변조(PCM)신호와 호환성을 가지며 펄스 부호 변조(PCM)의 샘플링 주파수는 16비트 데이타의 경우 32㎑, 44.1㎑, 48㎑를 지원함에 따라 압축률은 64Kbit/s에서 192Kbit/s표준화되어진다.The input audio data Ai of the encoder 28 and the output audio data A 0 of the decoder 30 are compatible with the standard pulse code modulation (PCM) signal and the sampling frequency of the pulse code modulation (PCM) is 16. In the case of bit data, the compression rate is standardized from 64 Kbit / s to 192 Kbit / s with support of 32 ms, 44.1 ms and 48 ms.
이와같이 구성된 종래 기술의 동작 과정을 제2도 및 제3도를 참조하여 설명하면 다음과 같다.Referring to FIG. 2 and FIG. 3, the operation process of the prior art configured as described above is as follows.
클럭발생부(27)에서 시스템 클럭(SCLK)이 발생될때 엔코더(28)에 부호화되지 않은 디지탈 비디오 신호(Vi)와 디지탈 오디오 신호(Ai)가 입력되면 비디오 샘플링부(21)는 상기 비디오 신호(Vi)를 상기 클럭발생부(27)의 출력(SCLK)에 따라 표본화하고 이 표본화된 비디오 신호(V21)는 부호화기 (22)에서 부호화됨에 따라 일정 형태로 압축되며 오디오 샘플링부(23)는 상기 오디오신호(Ai)를 상기 클럭발생부(27)의 출력(SCLK)에 따라 표본화하고 이 표본화된 오디오신호(V23)는 부호화기(24)에서 부호화됨에 따라 일정 형태로 압축되어진다.When an uncoded digital video signal Vi and a digital audio signal Ai are input to the encoder 28 when the system clock SCLK is generated by the clock generator 27, the video sampling unit 21 receives the video signal ( Vi is sampled according to the output SCLK of the clock generator 27, and the sampled video signal V 21 is compressed in a predetermined form as encoded by the encoder 22, and the audio sampling unit 23 is The audio signal Ai is sampled according to the output SCLK of the clock generator 27 and the sampled audio signal V 23 is compressed in a predetermined form as encoded by the encoder 24.
이때, 멀티플렉서(25)는 부호화기(22)(24)의 출력(V22)(V24)을 다중화하여 비트 스트림 데이타(V25)를 출력하고 이 데이타(V25)을 입력받은 데이타 동기부(26)는 클럭발생부(27)의 출력(SCLK)에 따라 동기신호를 부가하여 동기블럭을 형성한후 데이타 저장부(29)에 저장하게 된다.At this time, the multiplexer 25 multiplexes the outputs V 22 and V 24 of the encoders 22 and 24, outputs the bit stream data V 25 , and receives the data V 25 . 26 adds a synchronization signal according to the output SCLK of the clock generator 27 to form a synchronization block and stores the synchronization block in the data storage unit 29.
상기에서 오디오 신호를 압축저장하는 엔코더(28)의 동작을 제2도에 도시된 엔코더의 개념도를 참조하여 설명하면 펄스 부호 변조(PCM)되어 샘플링된 디지탈 오디오 신호(Ai)가 매핑부(27)에 입력됨에 따라 32개의 서브밴드로 필터링된 후 각기 샘플링되고 이 신호 (V37)와 상기 디지탈 오디오신호(Ai)를 입력받은 신호보정부(39)는 신호성분을 분석하여 큰음에 혼입된 인간이 느낄 수 없는 미세한 음을 제거하기 위한 제어신호(V9)를 양자화기(38)에 출력하게 된다.When the operation of the encoder 28 for compressing and storing the audio signal is described above with reference to the conceptual diagram of the encoder shown in FIG. 2, the digital audio signal Ai sampled by pulse code modulation (PCM) is mapped to the mapping unit 27. The signal compensator 39 receives the signal V 37 and the digital audio signal Ai from each other after being filtered into 32 subbands as input to the signal. The control signal V 9 for removing the fine sound that cannot be sensed is output to the quantizer 38.
이에 따라, 양자화기(38)는 신호 보정부(39)의 출력(V39)에 따라 매핑부(37)의 출력(V37)을 양자화하여 부호화하고 이 부호화된 데이타(V8)는 프레임 압축부(40)에서 일정단위로 압축되어 비트 스트림 데이타(V40)가 출력되게 한다.Accordingly, the quantizer 38 quantizes and encodes the output V 37 of the mapping unit 37 according to the output V 39 of the signal corrector 39 , and the encoded data V 8 is frame compressed. The unit 40 compresses the data in a predetermined unit so that the bit stream data V 40 is output.
또한, 데이타 저장부(29)의 저장 데이타(V29)가 디코더(30)에 입력되면 데이타 분리부(31)는 동기신호(syn)를 검출한 후 비디오신호(V0)와 오디오 신호(V31)를 분리하고 상기 동기신호(syn)가 입력됨에 따라 클럭발생부(36)는 전송 처리 속도를 동기시키기 위한 클럭(CLK)을 발생시키게 된다.In addition, when the storage data V 29 of the data storage unit 29 is input to the decoder 30, the data separation unit 31 detects the synchronization signal syn and then the video signal V 0 and the audio signal V. 31 ) As the synchronization signal syn is inputted, the clock generator 36 generates a clock CLK for synchronizing the transmission processing speed.
이때, 데이타 분리부(31)의 비디오 출력(V30)은 복호화기(32)에서 복호화되어 비트 속도(bit rate)에 따른 디지탈 데이타(V32)로 배열되고 이 복호된 데이타(V32)는 비디오 출력부(33)에서 클럭 발생부(36)의 출력(CLK)에 따라 동기되어 펄스 부호 변조(PCM)된 영상 데이타를 출력하게 된다.At this time, the video output V 30 of the data separator 31 is decoded by the decoder 32 and arranged into digital data V 32 according to the bit rate, and the decoded data V 32 is The video output unit 33 outputs image data subjected to pulse code modulation (PCM) in synchronization with the output CLK of the clock generator 36.
그리고, 데이타 분리부(31)의 오디오 출력(V31)은 복호화기(34)에 입력되어 복호화됨에 따라 비트 속도에 따른 디지탈 데이타(V34)로 배열된 후 오디오 출력부(35)에서 클럭 발생부(36)의 출력(CLK)에 따라 동기됨으로써 펄스 부호 변조(PCM)된 음성 데이타가 출력되어진다.As the audio output V 31 of the data separator 31 is input to the decoder 34 and decoded, the audio output V 31 is arranged as digital data V 34 according to the bit rate, and then a clock is generated in the audio output unit 35. By synchronizing with the output CLK of the unit 36, the audio data subjected to pulse code modulation (PCM) is output.
상기에서 압축된 오디오 신호를 신장하는 디코더(30)의 동작을 제3도에 도시된 디코더의 개념도를 참조하여 설명하면, 압축된 비트 스트림 데이타(V29)가 프레임 신장부(41)에 입력되면 비트 스트림에 부가된 프레임 문자 정보에서 비트 정보(bit number)를 읽어 배치된 비트, 양자화된 비트 및 스케일 인자(scale factor)를 부호화 테이블에서 추출함에 따라 신장된 프레임 데이타(V41)를 포멧 형성부(42)에 출력하게 된다.The operation of the decoder 30 for decompressing the compressed audio signal will be described with reference to the conceptual diagram of the decoder shown in FIG. 3. When the compressed bit stream data V 29 is input to the frame decompression unit 41, The format forming unit extracts the extended frame data V 41 by extracting a bit, quantized bit, and scale factor arranged by reading bit information from the frame character information added to the bit stream from the encoding table. Output to 42.
이에 따라, 포멧 형성부(42)가 샘플링된 오디오 데이타(V41)를 역양자화하여 스케일 인자와 곱셈연산을 수행함으로써 리스케일(rescale)동작을 수행하여 32개의 서브 밴드 데이타(V42)를 출력하면 역매핑부(43)는 32개의 서브 밴드에 대해 변속된 오디오 데이타를 계산하여 서브 밴드 합성 필터(subband synthesis fliter)를 통해 16비트의 펄스 부호 변조된 디지탈 오디오 신호(V43)를 출력하게 된다.Accordingly, the format forming unit 42 inversely quantizes the sampled audio data V 41 to perform a scale factor and a multiplication operation to perform a rescale operation to output 32 sub band data V 42 . The reverse mapping unit 43 calculates the shifted audio data for 32 subbands and outputs a 16-bit pulse code modulated digital audio signal V 43 through a subband synthesis fliter. .
그러나, 종래 기술은 MPEG 시스템의 오디오 디코더 구성시 DSP침이나 전용칩을 사용함에 따라 디지탈/ 아날로그 변환기를 부가하여 구성하는데 이러한 칩들을 조합하여 사용화된 제품이 없다.However, the conventional technology adds a digital / analog converter by using a DSP needle or a dedicated chip when configuring an audio decoder of an MPEG system. There is no product used by combining these chips.
본 발명은 이러한 종래의 MPEG오디오 디코더 칩에 디지탈/ 아날로그 변환기, 볼륨 조절기능등을 부가한 회로를 구성하여 컴퓨터에 적용함으로써 외부기기와 접속함에 따라 고음질을 출력하는 멀티미디어 컴퓨터의 오디오 재생장치를 창안한 것으로 , 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention constructs an audio reproducing apparatus of a multimedia computer that outputs high sound quality when connected to an external device by constructing a circuit in which a digital / analog converter and a volume control function are added to such a conventional MPEG audio decoder chip. When described in detail with reference to the accompanying drawings as follows.
제4도는 본 발명 멀티미디어 컴퓨터의 오디오 재생 장치 블럭도로서 이에 도시한 바와 같이, 피씨 버스를 통해 입력되는 디지탈 오디오 비트 스트림을 발진부(1)의 출력(OSC)에 따라 메모리(3)에 저장한 후 복호화하는 디코더(2)와, 이 디코더(2)의 출력(V2)을 아날로그 변환하는 디지탈/아날로그 변환부(4)와, 이 디지탈/아날로그 변환부(4)의 좌,우 채널 출력 (VL4)(VR4)을 각기 고역성분을 제거하는 저역 통과 필터(5)(6)와, 이 저역 통과 필터(5)(6)의 출력(V5)(V6)을 제어부(8)의 출력(V8)에 따라 볼륨을 조정하는 디지탈볼륨 조성부(7)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 제5도 및 제6도를 참조하여 상세히 설명하면 다음과 같다.4 is a block diagram of an audio reproducing apparatus of a multimedia computer according to the present invention. As shown therein, a digital audio bit stream input through a PC bus is stored in a memory 3 according to an output OSC of the oscillator 1. The decoder 2 to decode, the digital / analog converter 4 for analog-converting the output V 2 of the decoder 2, and the left and right channel outputs (VL) of the digital / analog converter 4 4 ) The low pass filter 5, 6 for removing the high frequency components of the VR 4 , and the output V 5 , V 6 of the low pass filter 5, 6 of the control unit 8, respectively. It is composed of the digital volume composition 7 for adjusting the volume according to the output (V 8 ), the operation and effect of the present invention configured as described above in detail with reference to FIGS. 5 and 6 as follows.
컴퓨터에 접속된 DAT, CD-ROM, 하드 디스크같은 디지탈 저장장치(Digital Storage Media)에서 오디오신호가 입력되면 피씨 버스를 통해 제어신호(CTL)를 입력받음과 아울러 어드레스(Addr)에 따른 비트 스트림 데이타(Data)를 입력받은 디코더(2)는 발진부(1)의 18.432MHz인 발진 주파수(OSC)에 따라 오디오 데이타(Data)를 8Kword ×8스태틱 램(SRAM)인 메모리(3)에 저장한 후 저장 데이타(V3)를 일정 단위로 복호함에 따라 펄스 부호 변조된 디지탈 오디오 데이타(A2)를 제5도와 같은 디지탈/ 아날로그 변환부(4)에 출력하게 된다.When an audio signal is input from a digital storage media such as a DAT, CD-ROM, or hard disk connected to a computer, the control signal (CTL) is received through the PC bus and bit stream data according to the address (Addr). The decoder 2 receiving the (Data) stores and stores the audio data (Data) in the memory (3) of 8K8 × 8 static RAMs according to the oscillation frequency (OSC) of 18.432MHz of the oscillator 1 As the data V 3 is decoded in a predetermined unit, the pulse-code modulated digital audio data A 2 is output to the digital / analog converter 4 as shown in FIG. 5.
이때, 디지탈/ 아날로그 변환부(4)에 입력되는 디코더(2)의 출력(V2)은 양 채널의 오디오 데이타(VL2)(VR2)로서 좌측 채널 데이타(VL2)는 채널 래치 인에이블 신호(LL)에 인에이블된 직렬 레지스터(9)에서 클럭(CLK)에 따라 래치되고 우측 채널 데이타(VR2)는 채널 래치 인에이블 신호(LR)에 인에이블된 직렬레지스터(10)에서 래치된 후 각기 디지탈/ 아날로그 변환기(12)(15)에 입력되어진다.At this time, the output V 2 of the decoder 2 input to the digital / analog converter 4 is audio data VL 2 (VR 2 ) of both channels, and the left channel data VL 2 is channel latch enabled. After latched according to clock CLK in serial register 9 enabled on signal LL and right channel data VR2 is latched in serial register 10 enabled on channel latch enable signal LR. They are input to the digital / analog converters 12 and 15, respectively.
따라서, 바이어스 전압(VBL)(VBR)에 따른 기준 전압 발생부(11)(14)의 출력(Vr1)(Vr2)이 각기 인가된 디지탈/ 아날로그 변환기(12)(15)는 직렬 레지스터(9)(10)의 디지탈 출력(V9)(V10)을 아날로그 변환하고 이 아날로그 오디오 데이타(V12)(V15)는 증폭기(13)(16)를 각기 통해 소정레벨 증폭되어 저역 통과 필터(5)(6)에 입력되어 진다.Accordingly, the digital / analog converters 12 and 15 to which the outputs V r1 and V r2 of the reference voltage generators 11 and 14 are respectively applied according to the bias voltage V BL and V BR are connected in series. The analog outputs of the digital outputs V 9 and V 10 of the registers 9 and 10 are analog converted and the analog audio data V 12 and V 15 are amplified by a predetermined level through the amplifiers 13 and 16, respectively. It is input to the pass filter (5) (6).
이때, 디지탈/ 아날로그 변환기(4)의 출력(VL4)(VR4)은 저역통과 필터(5)(6)를 통해 고역성분이 제거된 후 제어부(8)의 출력(V8)에 제어되는 디지탈 볼륨 조정부(7)에 입력됨에 따라 좌, 우 채널의 오디오신호가 볼륨이 조정되어 스피커에 출력되어진다.At this time, the output VL 4 (VR 4 ) of the digital / analog converter 4 is controlled by the output V 8 of the controller 8 after the high pass component is removed through the low pass filter 5, 6. As input to the digital volume adjusting unit 7, the audio signals of the left and right channels are adjusted and output to the speaker.
여기서, 제어부(8)은 제6도와 같은 디지탈 볼륨 조정부(7)에 오디오 신호의 불륨 조정을 위한 직렬 데이타(SDATAI)및 시스템클럭(SCLK)을 출력하고 칩을 인에이블시키기 위한 칩선택 신호()를 출력하며, 오디오 신호의 출력을 제거하기 위한 뮤트신호()를 출력하게 된다.Here, the controller 8 outputs the serial data SDATAI and the system clock SCLK for adjusting the volume of the audio signal to the digital volume adjusting unit 7 as shown in FIG. ) And a mute signal for removing the output of the audio signal. ) Will be printed.
즉, 저역 통과 필터(5)(6)의 출력(V5)(V6)이 디지탈 볼륨 조성부(7)에 입력되어 바이패스(bypass) 저항(R1, R2)(R3, R4)을 통해 안정화된 후 연산 증폭기 (17)(18)의 정입력(+)에 각기 입력될때 제어부(8)의 직렬 데이타(SDATAI) 및 시스템 클럭 (SCLK)을 입력받은 직, 병렬 레지스터(20)가 상기 연산 증폭기(17)(18)의 이들을 조성하기 위한 신호(V20)를 콘트롤 레지스터 (18)에 출력하게 된다.That is, the output (V 5), (V 6) is input to the digital volume joseongbu 7 bypasses (bypass), the resistance (R 1, R 2) ( R 3, R 4 of the low-pass filter (5) (6) After the stabilization is performed through the constant input (+) of the operational amplifier (17) and (18), respectively, the serial register (SDATAI) and the system clock (SCLK) of the control unit 8 are directly input and the parallel register 20 is inputted. Outputs a signal V 20 for forming these of the operational amplifiers 17 and 18 to the control register 18.
이에 따라, 제어부(8)의 칩선택 신호()에 인에이블된 콘트롤 레지스터(18)가 볼륨제어신호(VL8)(VR8)을 가변 저항단(VR1)(VR2)에 각기 출력하여 저항치를 조정하면 연산증폭기 (17)(19)는 조정된 이득에 따라 저역 통과 필터(5)(6)의 출력(V5)(V6)을 소정 레벨증폭한 후 스피커에 출력하게 된다.Accordingly, the chip select signal of the controller 8 ( If the control register 18, which is enabled at the control panel 18, outputs the volume control signals VL 8 and VR 8 to the variable resistance stages VR 1 and VR 2 , respectively, and adjusts the resistance values, the operational amplifiers 17 and 19 operate. The amplified output V 5 (V 6 ) of the low pass filter 5, 6 according to the adjusted gain by a predetermined level and then output to the speaker.
여기서, 콘트롤 레지스터(18)의 출력(VL8)(VR9)에따라 연산 증폭기(17)(19)의 출력(AL0)(AR0)은 0.5dB간격으로 196레벨까지 조정되어진다.Here, according to the output VL 8 (VR 9 ) of the control register 18, the output AL 0 (AR 0 ) of the operational amplifiers 17 and 19 is adjusted to 196 levels at 0.5 dB intervals.
그리고, 오디오신호 출력중에 제어부(8)의 뮤트신호()가 인에이블되면 콘트롤 레지스터(18)는 볼륨 제어신호(VL8)(VR8)로 가변 저항단(VR1)(VR2)의 저항치를 “0”으로 조정함으로써 연산증폭기(17)(18)의 출력기(AL0)(AR0)레벨을 “0”으로 조정하게 된다.The mute signal of the controller 8 is output during the audio signal output. Is enabled, the control register 18 adjusts the resistance of the variable resistor stage VR 1 (VR 2 ) to “0” with the volume control signal VL 8 (VR 8 ) to the operational amplifier 17 (18). ), The output level of AL 0 (AR 0 ) is adjusted to “0”.
상기에서 상세히 설명한 바와같이 본 발명 멀티미디어 컴퓨터의 오디오 재생 장치는 컴퓨터에 적용하여 스피커만 접속하면 DAT, CD-ROM 또는 하드 디스크등에 저장된 데이타를 고음질로 재생할 수 있는 효과가 있다.As described in detail above, the audio reproducing apparatus of the present invention has an effect of reproducing data stored in a DAT, a CD-ROM, or a hard disk with high quality by only connecting a speaker to a computer.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010112A KR950007130B1 (en) | 1993-06-04 | 1993-06-04 | Audio apparatus for multi-media computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010112A KR950007130B1 (en) | 1993-06-04 | 1993-06-04 | Audio apparatus for multi-media computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950001711A KR950001711A (en) | 1995-01-03 |
| KR950007130B1 true KR950007130B1 (en) | 1995-06-30 |
Family
ID=19356808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930010112A KR950007130B1 (en) | 1993-06-04 | 1993-06-04 | Audio apparatus for multi-media computer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950007130B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100566285B1 (en) * | 1999-12-28 | 2006-03-30 | 주식회사 케이티 | MP3 Decoding device and MP3 play device using MP3 Decoding device |
-
1993
- 1993-06-04 KR KR1019930010112A patent/KR950007130B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001711A (en) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2859548B1 (en) | Doubly compatible lossless audio bandwidth extension | |
| CA2506118C (en) | Electronic signal encoding and decoding | |
| JPH06510887A (en) | Digital to analog converter - preamplifier device | |
| KR940016074A (en) | Digital Signal Processing Apparatus, Method and Recording Media | |
| KR100419837B1 (en) | Sampling Rate Conversion Method and Apparatus | |
| KR19990018169A (en) | High Definition Audio Encoding / Decoding Devices and Digital Versatile Discs | |
| US5815583A (en) | Audio serial digital interconnect | |
| US6961389B2 (en) | Digital transmission system for transmitting a digital audio signal being in the form of samples of a specific wordlength and occurring at a specific sampling rate | |
| KR950007130B1 (en) | Audio apparatus for multi-media computer | |
| US5831565A (en) | Signal processing apparatus for converting multi-bit signal having sub-data added thereto into one-bit signal | |
| CN1551191B (en) | Method and device used for recoding and reproducing digital information signal | |
| JPH07302100A (en) | Digital audio transmission device | |
| EP0890949A2 (en) | Digital audio processing system compatible with digital versatile disk video standard | |
| JP2002156998A (en) | Bit stream processing method for audio signal, recording medium where the same processing method is recorded, and processor | |
| JPH08263086A (en) | Audio data reproducing device, audio data transmission system and compact disk used for them | |
| US20050238185A1 (en) | Apparatus for reproduction of compressed audio data | |
| JP3304727B2 (en) | Digital data receiving device, transmitting device and transmission method | |
| KR100505793B1 (en) | Portable disk apparatus having read and writing function | |
| US20020003765A1 (en) | Signal processing device and signal processing method | |
| KR100242286B1 (en) | A r/w control circuit of hdd | |
| KR100239339B1 (en) | Tape recording format method and recording/reproducing device of hi-fi stereo data | |
| JP3442939B2 (en) | Method and apparatus for reproducing digital audio signal | |
| KR0175377B1 (en) | Apparatus to apply a subcode region into a surround function | |
| JPH09232962A (en) | Method and device for transmitting signal | |
| JP3334437B2 (en) | Encoding method, encoding device, recording medium, and decoding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000321 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |