KR950005979Y1 - 수신 속도 변환 데이타 수신 장치. - Google Patents

Abstract

내용 없음.

Description

수신 속도 변환 데이터 수신 장치

제 1 도는 종래의 56Kbps 데이터의 바이트 구조도.

제 2 도는 종래의 56Kbps 데이터 수신 장치의 블럭 구성도.

제 3 도는 본 고안의 72Kbps/64Kbps 수신 속도 변환 데이터 수신 장치의 블럭 구성도.

제 4 도는 본 고안의 64Kbps 데이터의 바이트 구조도.

제 5a-g 도는 제 3 도의 각 부 입출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

1, 10, 30 : 작렬- 병별 변환기 2 : 바이오레이션 검출부

4 : 코드 검출 및 변화부 40 : 9진 카운터

50 : 6진 카운터 60 : 프레임 비교부

70 : 동기 회로 5, 80 : 병렬-직렬 변환기

본 고안은 디지털 데이터 서비스망에서 프레임 비트가 비트가 추가되어 72Kbps로 전송되는 신호를 수신하여 다시 원래의 64Kbps 데이터로 복원하도록 한 수신 변환 데이터 수신 장치에 관한 것이다.

일반적으로 디지털 데이터 서비스망에서 54Kbps 데이터는 제 1 도에 도시된 바와 같이 7비트를 하나의 바이트로 하여 전송하는데, 7비트가 모두 0이거나 망 제어 코드(Network Control Code)를 전송할 때는 바이폴라 바이오레이션(Bipolar Violation)신호를 발생시켜 바이트 형태를 전송한다.

이런한 65Kbps 데이터를 수신하는 종래의 수신 장치는 제 2 도에 도시된 바와 같이, 수신되는 직렬 데이터를 클럭 신호에 따라 병렬 데이터로 변환하는 직렬-병렬 변환기(1)와, 수신되는 데이터로부터 바이폴라 바이오레이션 신호를 검출하는 바이오레이션 검출부(2)와, 클럭 신호를 입력받아 7진 계수하는 7진 카운터(3)와, 바이오레이션 검출부(2) 및 7진 카운터(3)의 출력에 따라 동작하여 바이오레이션 검출시 전송된 제어 코드를 검출하고 데이터를 변형(Mapping)시키는 코드 검출 및 변환부(4)와, 클럭 신호 및 7진 카운터(3)의 출력 신호에 따라 코드 검출 및 변환부(4)에서 출력된 병렬 데이터를 직렬 데이터로 변환하는 병렬- 직렬 변환기(5)로 구성되어 있었다.

이와 같이 구성된 종래 회로는 56Kbps의 속도로 데이터가 수신되면, 질렬- 병렬 변환기(1)에서 이 직렬 데이터를 저장하였다가 56K클럭 신호에 따라 병렬 데이터로 변환하여 7비트씩 코드 검출 및 변환부(4)로 출력하게 된다.

이 때 바이오레이션 검출부(2)는 수신되는 데이터로부터 바이폴라 바이오레이션 신호를 검출하여 코드 검출 및 변환부(4)를 제어하게 되고, 코드 검출 및 변환부(4)에서는 바이오레이션 신호가 없을 경우 직렬-병렬 변환기(1)의 출력 데이터를 받아 변형하지 않고 그대로 병렬-직렬 변환기(5)에 로드(load)하며, 이 병렬 데이터는 클럭 신호가 인가됨에 따라 직렬 데이터로 바뀌어 출력된다.

여기서, 코드 검출 및 변환부(4)와 병렬-직렬 변환기(5)는 7진 카운터(3)의 출력 신호에 따라 바이트 단위로 데이터를 처리한다.

바이오레이션 신호가 검출되면, 코드 검출 및 변환부(4)에서는 그 때의 제어코드를 검출하여 입력된 데이터를 적당한 값으로 변형시키고, 변형된 데이터를 직렬-병렬 변환기(1)에 로드하여 직렬 데이터로 변환시키게 된다.

그러나 64Kbps의 속도로 데이터를 전송할 경우에는 바이오레이션 신호를 사용하지 않고 프레임 비트를 삽입시켜 바이트 형태를 전송하도록 BELL PUB 62310에서 권고하고 있다.

그러므로 종래의 디지털 데이터 서비스 수신 방식으로 64Kbps데이터를 수신하는 것이 불가능하여 전송 형태에 맞는 새로운 수신장치를 필요로 하는 문제점이 있었다.

본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것인바, 수신되는 데이터중에 삽입된 프레임 비트를 검출하여 루프 프레임 구조가 맞는지를 확인하고 맞지 않을 경우에는 맞는 프레임 위치를 찾아 데이터를 수신하게 함으로서 전송 형태에 맞는 간단하고 신뢰성있는 수신 장치를 구성할 수 있게 한 것으로, 첨부된 제 3 도 내지 제 5 도를 참조하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.

제 3 도는 본 고안의 72Kbps/64Kbps 수신 속도 변환 데이터 수신 장치의 블럭 구성도로서 이에 도시된 바와 같이, 수신되는 직렬데이터를 클럭 신호에 따라 병렬 데이터로 변환하는 직렬-병렬 변환기(10)와, 직렬-병렬 변환기(10)에서 출력된 데이터를 로드하는 플립플럽(10)과, 직렬-병렬 변환기(10)에서 순차적으로 출력되는 프레임 비트를 로드하여 병렬 데이터로 변환하는 직렬-병렬 변환기(30)와, 클럭 신호를 9진 계수하여 플립플롭(20)과 직렬-병렬 변환기(30)에서 바이트 단위로 데이터를 처리하게 하는 9진 카운터(40)와 9진 카운터(40)의 출력 신호를 6진 계수하는 6진 카운터(50)와, 6진 카운터(50)의 출력에 따라 직렬-병렬 변환기(30)에서 출력된 프레임 비트의 구조가 맞는지를 비교하여 9진 카운터(40)와 동작을 제어하는 프레임 비교부(60)와, 9진 카운터(40)외 프레임 비교부(60)의 출력 신호에 따라 입력된 고주파 신호를 분주하여 수신 속도(72Kbps)에 동기된 64K 클럭 신호를 발생시키는 동기 회로(70)와, 동기 회로(70)의 출력에 따라 플립플롭(20)에서 출력된 병렬 데이터를 가입자 속도(64Kbps)에 맞추어 직렬 데이터로 변환하는 병렬-직렬 변환기(80)와, 프레임 비교부(60)의 출력 신호에 따라 병렬-직렬 변환기(80)로부터의 64Kbps 데이터를 출력 및 차단하는 데이터 제어부(90)로 구성되어 있다.

상기와 같이 구성된 본 고안의 회로에 72Kbps의 속도로 직렬 데이터가 수신되면, 이 데이터들은 제 5a 도에 도시된 것과 같은 72K 클럭 신호에 따라 직렬-병렬 변환기(10)로 입력되고, 직렬-병렬 변환기(10)에서 병렬 데이터로 변환된 후 9진 카운터(40)의 출력 신호에 의해 8비트씩 플립플롭(20)에 래치된다.

이 때 수신된 본 고안의 회로에 72Kbps 데이터는 제 4 도에 도시된 바와 같이 9비트를 하나의 바이트 구조로 취하여 매 바이트에 프레임 비트가 하나씩 삽입되어 있으며, 6바이트의 데이터가 수신되는 동안에 '101100'의 순서로 루프 프레임 데이터가 수신된다. 그러므로 플립플롭(20)에 데이터가 래치됨과 동시에 프레임 데이터가 순차적으로 직렬-병렬 변환기(30)에 래치되고, 직렬-병렬 변환기(30)에서 6비트의 병렬 데이터로 변환된 후, 9진 카운터(40)의 출력 신호를 6진 계수하는 6진 카운터(50)의 출력 신호에 의해 프레임 비교부(60)에 래치된다. 프레임 비교부(60)에서는 입력된 6비트 데이터가 '101100'의 순서로 되어있는지를 비교하여 프레임 구조가 맞는지를 확인하고, 프레임 구조가 맞지 않을 경우에는 제 5d 도와 같은 신호를 9진 카운터(40)로 출력하여 9진 카운터(40)의 한 클럭을 슬립(slip)시키며, 제 5b 도에 도시된 것과 같은 9진 카운터(40)의 출력 신호를 이용하여 다시 프레임 비트를 직렬-병렬 변환기(30)에 래치시킨다.

그리하여 제 5c 도와 같은 6진 카운터(50)의 출력 신호에 따라 비교부(60)에서 다시 프레임 구조가 맞는지를 확인하고, 맞을 때까지 이 동작을 반복 실행하게 된다.

아울러 프레임 비교부(60)에서는 제 5e 도와 같은 아우트 프레임 신호를 동기 회로(70)와 데이터 제어부(90)로 출력하게 되고, 플립플롭(20)의 출력 데이터가 인가되더라도 제 5f 도와 같은 동기 회로(70)의 로드 신호에 의해 병렬-직렬 변환기(80)에서 데이터를 로드하지 못하므로 데이터 제어부(90)에서는 데이터가 출력되지 않는다.

프레임 비교부(60)에서 프레임 구조가 맞게 되면, 제 5d 도와 같은 신호를 9진 카운터(40)로 출력하여 9진 카운터(40)의 클럭을 슬립시키지 않고 항상 같은 위치에서 프레임 비트를 찾게 되고, 아울러 프레임 비교부(60)에서는 제 5e 도와 같은 인프레임 신호를 동기 회로(70)와 데이터 제어부(90)로 출력한다.

동기 회로(70)에서는 입력된 고주파 신호를 분주하여 제 5f, g 도에 도시된 바와 같이 로드 신호와 72Kbps에 동기된 64K 클럭 신호를 만들고, 9진 카운터(40)의 출력 신호에 맞추어 병렬-직렬 변환기(80)로 출력된다.

그러므로 병렬-직렬 변환기(80)는 플립플롭(20)에서 출력된 8비트 데이터를 로드하여 64K 클럭 신호에 맞춰 직렬 데이터로 변환되고, 데이터 제어부(90)에서는 이 64Kbps 데이터를 받아 출력하게 된다.

이상에서와 같이 본 고안은 수신 데이터중에 삽입된 프레임 비트를 검출, 비교하여 프레임이 맞을 경우에만 데이터를 수신하게 하므로 바이오레이션을 사용하는 종래 방식에 비하여 데이터를 정확하게 수신할 수 있고, 전송 속도가 빨라지고 데이터량이 점차로 많아지더라도 간단한 구성의 수신 장치를 구현할 수 있는 효과가 있다.

Claims (1)

1. 수신되는 직렬 데이터를 클럭 신호에 따라 병렬 데이터로 변환하는 직렬-병렬 변환기(10)와, 직렬-병렬 변환기(10)에서의 출력된 데이터를 로드하는 플립플롭(20)과 직렬-병렬 변환기(10)에서 출력된 프레임 비트를 순차로드하여 병렬 데이터로 변환하는 직렬-병렬 변환기(30)의 동작을 제어하는 9진 카운터(40)와, 9진 카운터(40)의 출력 신호를 6진 계수하는 6진 카운터(50)와, 6진 카운터(50)의 출력의 따라 직렬-병렬 변환기(30)에서 출력된 프레임 비트가 맞는지를 확인하여 9진 카운터(40)의 동작을 제어하는 프레임 비교부(60)와, 9진 카운터(40)와 프레임 비교부(60)의 출력에 따라 입력된 고주파 신호를 분주하여 수신속도에 동기된 클럭 신호를 발생시키는 동기 회로(70)와, 동기 회로(70)의 출력에 따라 플립플롭(20)에서 출력된 병렬 데이터를 가입자 속도에 맞추어 직렬 데이터로 변환하는 병렬-직렬 변화기(80)와, 프레임 비교부(60)의 출력 신호에 따라 병렬-직렬 변환기(80)로부터의 데이터를 출력 및 차단하는 데이터 제어부(90)를 구비한 것을 특징으로 하는 수신 속도 변환 데이터 수신 장치.