KR950004951Y1 - Line switching circuit of high freq. - Google Patents
Line switching circuit of high freq. Download PDFInfo
- Publication number
- KR950004951Y1 KR950004951Y1 KR2019930008438U KR930008438U KR950004951Y1 KR 950004951 Y1 KR950004951 Y1 KR 950004951Y1 KR 2019930008438 U KR2019930008438 U KR 2019930008438U KR 930008438 U KR930008438 U KR 930008438U KR 950004951 Y1 KR950004951 Y1 KR 950004951Y1
- Authority
- KR
- South Korea
- Prior art keywords
- switching pin
- switching
- pin diode
- input
- diode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Abstract
내용 없음.No content.
Description
제1도는 종래의 RF 선로 스위칭 회로도.1 is a conventional RF line switching circuit diagram.
제2도는 본 고안의 RF 선로 스위칭 회로도.2 is an RF line switching circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
D1-D12: 스위칭 핀 다이오드 C1-C7: 커패시터D 1 -D 12 : switching pin diode C 1 -C 7 : capacitor
L1-L3: 인덕터 R1-R5: 저항L 1 -L 3 : Inductor R 1 -R 5 : Resistance
본 고안은 두개의 위성방송 신호를 수신하기 위한 더블 LNB(Low Noise Block Down Converter)에 관한 것으로, 특히 두개의 입력 RF신호중 하나를 선택적으로 수신하는 경우 아이솔레이션 특성을 현저히 개선할 수 있는 더블 LNB의 고주파 선로 스위칭 회로에 관한 것이다.The present invention relates to a double low noise block down converter (LNB) for receiving two satellite broadcast signals. In particular, in case of selectively receiving one of two input RF signals, a high frequency of a double LNB can significantly improve isolation characteristics. It relates to a line switching circuit.
종래의 고주파 선로 스위칭 회로는 제1도에서 도시하고 있는 바와같이 입력단자(1)의 RF 입력 1은 스위칭 핀다이오드(D1-D3)의 RF선로를 통하여 출력단자(3)로 출력되게 구성하고 입력단자(2)의 RF 입력 2는 스위칭 핀다이오드(D4-D6)의 RF선로를 통하여 출력단자(3)로 출력되게 구성하고, 이들 스위칭 핀 다이오드(D1-D3), (D4-D6)들은 각각의 전원 단자(4,5)로 외부에서 공급되는 DC 파워의 온/오프에 의해 스위칭되게 구성함으로써, 상기 외부 DC 파워에 따라 RF 출력단에는 RF 입력 1 또는 Rf 입력 2의 신호가 나타나게 하고 있다.In the conventional high frequency line switching circuit, as shown in FIG. 1, the RF input 1 of the input terminal 1 is configured to be output to the output terminal 3 through the RF line of the switching pin diodes D 1 -D 3 . The RF input 2 of the input terminal 2 is configured to be output to the output terminal 3 through the RF line of the switching pin diodes D 4 -D 6 , and these switching pin diodes D 1 -D 3 , ( D 4 -D 6 are configured to be switched by on / off of the externally supplied DC power to each of the power terminals 4 and 5, so that RF input 1 or Rf input 2 is applied to the RF output terminal according to the external DC power. Is causing the signal to appear.
구체적으로 전원단자(4)를 통하여 RF 선로의 스위칭 핀 다이오드에 바이어스를 제공하게 되는 DC 파워는 0V/9V이며, 이 전압은 전원 노이즈 방지회로부(10)의 바이패스 커패시터(C1) 및 저항(R1)과 인덕터(L1)를 거쳐 스위칭 핀 다이오드(D1-D3)를 온/오프 시키게 된다.Specifically, the DC power supplying bias to the switching pin diode of the RF line through the power supply terminal 4 is 0V / 9V, and this voltage is the bypass capacitor C 1 and the resistance ( The switching pin diodes D 1 -D 3 are turned on / off via R 1 ) and the inductor L 1 .
마찬가지로 전원단자(5)의 전압은 전원 노이즈 방지 회로부(20)의 바이 패스 커패시터(C2) 및 저항(R2)과 인덕터(L2)를 거쳐 스위칭 핀 다이오드(D4-D6)를 온/오프시키게 된다.Similarly, the voltage of the power supply terminal 5 turns on the switching pin diodes D 4 -D 6 through the bypass capacitor C 2 and the resistor R 2 and the inductor L 2 of the power supply noise protection circuit 20. Turned on / off.
또한 상기 스위칭 핀 다이오드(D1-D3), (D4-D6)는 바이어스 회로부(30)의 DC 콘트롤 저항(R3) 및 바이패스(C3)커패시터(C3)와 인덕터(L3)에 의해 공통으로 바이어스 된다.In addition, the switching pin diodes (D 1 -D 3 ), (D 4 -D 6 ) are the DC control resistor (R 3 ) and bypass (C 3 ) capacitor (C 3 ) and inductor (L) of the bias circuit unit 30. 3 ) are commonly biased.
여기에서 커패시터(C4-C6)은 DC 블로킹 커패시터이다.Where capacitors C 4 -C 6 are DC blocking capacitors.
따라서 전원단자(4,5)가 각각 9V, 0V이면 스위칭 핀 다이오드(D1-D3)는 순 바이어스 조건이 되고 스위칭 핀 다이오드(D4-D6)는 역바이어스 조건이 되어 입력단자(1)의 RF 신호가 출력단자(3)에 나타나게 된다.Therefore, if the power supply terminals 4 and 5 are 9V and 0V, respectively, the switching pin diodes D 1 -D 3 become the forward bias condition and the switching pin diodes D 4 -D 6 become the reverse bias condition and the input terminal 1 RF signal is shown at the output terminal (3).
또한 전원단자(4,5)가 각각 0V, 9V이면 입력단자(2)의 RF 신호가 출력단자(3)에 나타나게 된다.In addition, when the power supply terminals 4 and 5 are 0V and 9V, respectively, the RF signal of the input terminal 2 is displayed on the output terminal 3.
그런데 스위칭 핀 다이오드(D1-D3)가 순바이어스되는 경우 각 다이오드에서의 전압 강하(0.7V)를 고려할 때, 스위칭 핀 다이오드(D6)에 걸리는 역바이어스 전압은 약 7V 정도가 되어 이 스위칭 핀 다이오드(D6)의 바이어스는 완전히 차단되지만 나머지 스위칭 핀 다이오드(D4,D5)는 아주 약한 역 바이어스 조건 내지는 0바이어스 조건이므로 RF 신호의 리키지가 나타나게 된다. 이러한 경우는 앞의 경우와 반대의 조건에서도 동일하게 나타난다.However, when the switching pin diodes D 1 -D 3 are forward biased, the reverse bias voltage applied to the switching pin diode D 6 becomes about 7 V when considering the voltage drop (0.7 V) at each diode. The bias of the pin diode D 6 is completely blocked, but the remaining switching pin diodes D 4 and D 5 are very weak reverse bias conditions or zero bias conditions, resulting in a leakage of the RF signal. This case is the same in the opposite conditions as in the previous case.
따라서 두 RF 선로의 충분한 아이솔레이션을 보장받을 수 없게 된다.Therefore, sufficient isolation of the two RF lines cannot be guaranteed.
본 고안은 상기와 같은 RF 선로 스위칭시의 신호 리키지에 따른 아이솔레이션 특성 저항을 방지할 수 있는 새로운 RF 선로 스위칭 회로를 제공하는데 목적이 있다.An object of the present invention is to provide a novel RF line switching circuit capable of preventing isolation characteristic resistance due to signal leakage during the RF line switching.
이하 첨부한 도면에 기초하여 본 고안을 설명하면 다음과 같다.Hereinafter, the present invention will be described based on the accompanying drawings.
제2도는 본 고안의 회로 구성도로써, 입력단자(1)의 RF 입력 1은 DC 블로킹 커패시터(C4)와 역방향의 스위칭 핀 다이오드(D8)와 순방향의 스위칭 핀 다이오드(D9)와 DC 블로킹 커패시터(C6)를 통하여 출력단자(3)로 출력되게 구성하고, 입력단자(2)의 RF 입력 2는 DC 블로킹 커패시터(C5)와 역방향의 스위칭 핀 다이오드(D11)와 순방향의 스위칭 핀 다이오드(D12)의 DC 블로킹 커패시터(C6)를 통하여 출력단자(3)로 출력되게 구성한다.2 is a circuit diagram of the present invention, in which the RF input 1 of the input terminal 1 has a DC blocking capacitor C 4 and a reverse switching pin diode D 8 and a forward switching pin diode D 9 and DC. It is configured to be output to the output terminal (3) through the blocking capacitor (C 6 ), RF input 2 of the input terminal (2) is the DC blocking capacitor (C 5 ) and the reverse switching pin diode (D 11 ) and the forward switching It is configured to be output to the output terminal (3) through the DC blocking capacitor (C 6 ) of the pin diode (D 12 ).
한편 전원단자(4)로 입력되는 DC 파워는 전원 노이즈 방지 회로부(10)를 거쳐 상기 스위칭 핀 다이오드(D8,D9)의 공통 애노드 측으로 인가되게 구성하고, 또한 이 전압은 바이패스 커패시터(C7)를 가지는 스위칭 핀 다이오드(D10)를 거쳐 상기 스위칭 핀 다이오드(D11)의 캐소드 측으로 인가되게 구성한다.On the other hand, the DC power input to the power supply terminal 4 is configured to be applied to the common anode side of the switching pin diodes D 8 and D 9 via the power supply noise protection circuit 10, and this voltage is a bypass capacitor C. 7 ) is applied to the cathode side of the switching pin diode (D 11 ) via a switching pin diode (D 10 ) having a.
마찬가지로 전원단자(5)로 입력되는 DC 파워는 전원 노이즈 방지 회로부(20)를 거쳐 상기 스위칭 핀 다이오드(D11,D12)의 공통 애노드 측으로 인가되게 구성하고, 또한 이 전압은 바이패스 커패시터(C8)를 가지는 스위칭 핀 다이오드(D7)를 거쳐 상기 스위칭 핀 다이오드(D8)의 캐소드 측으로 인가되게 구성한다.Similarly, the DC power input to the power supply terminal 5 is configured to be applied to the common anode side of the switching pin diodes D 11 and D 12 via the power supply noise protection circuit 20, and this voltage is a bypass capacitor C. It is configured to be applied to the cathode side of the switching pin diode (D 8 ) via a switching pin diode (D 7 ) having a.
한편 스위칭 핀 다이오드(D9,D12)의 공통 캐소드측에는 스위칭 핀 다이오드 바이어스 회로부(30)를, 그리고 각 스위칭 핀 다이오드(D7,D8) 및 (D10,D11)의 각 공통 캐소드측에는 각각 바이패스 저항(R4), (R5)을 연결하여 구성한다.On the other hand, the switching pin diode bias circuit unit 30 is provided on the common cathode side of the switching pin diodes D 9 and D 12 , and on each common cathode side of the switching pin diodes D 7 , D 8 and D 10 and D 11 . Configure bypass resistors (R 4 ) and (R 5 ), respectively.
이와같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.
먼저 전원단자(4,5)에 각각 9V, 0V가 입력되면 스위칭 핀 다이오드(D8,D9,D10)는 온되고 나머지 스위칭 핀 다이오드(D7,D11,D12)는 오프된다.First, when 9V and 0V are respectively input to the power supply terminals 4 and 5, the switching pin diodes D 8 , D 9 and D 10 are turned on and the remaining switching pin diodes D 7 , D 11 and D 12 are turned off.
이에 따라 입력단자(1)의 RF 입력 1은 커패시터(C4), 스위칭 핀 다이오드(D8,D9), 커패시터(C6)를 차례로 통하여 출력단자(3)에 나타나게 된다.Accordingly, the RF input 1 of the input terminal 1 appears in the output terminal 3 through the capacitor C 4 , the switching pin diodes D 8 and D 9 , and the capacitor C 6 in this order.
이때 입력단자(2)의 RF 입력 2는 스위칭 핀 다이오드(D11)의 역 바이어스에 의해 일단 차단되게 되며, 이 스위칭 핀 다이오드(D11)를 통한 리키지는 바이패스 커패시터(C8)를 통하여 그라운드로 빠져 나가게 된다.The RF input 2 of the input terminal (2) is ground through a switching pin diode (D 11) is to be initially blocked by a reverse bias, the switching pin diode (D 11) a bypass capacitor (C 8) which Ricky via Will exit.
마찬가지로, 전원 단자(4,5)에 각각 0V, 9V가 입력되면 스위칭 핀 다이오드(D7,D11,D12)는 온되고 나머지 스위칭 핀 다이오드(D8,D9,D10)는 오프된다.Similarly, when 0V and 9V are input to the power supply terminals 4 and 5, respectively, the switching pin diodes D 7 , D 11 , and D 12 are turned on and the remaining switching pin diodes D 8 , D 9 , and D 10 are turned off. .
이에 따라 입력단자(2)의 RF 입력 2은 커패시터(C5) 스위칭 핀 다이오드(D11,D12), 커패시터(C6)를 차례로 통하여 출력단자(3)에 나타나게 된다.Accordingly, the RF input 2 of the input terminal 2 appears in the output terminal 3 through the capacitor C 5 switching pin diodes D 11 and D 12 and the capacitor C 6 in order.
이때 입력단자(1)의 RF 입력 1은 스위칭 핀 다이오드(D8)의 역바이어스에 의해 일단차단되게 되며, 이 스위칭 핀 다이오드(D8)를 통한 리키지 바이패스 커패시터(C7)를 통하여 그라운드로 빠져나가게 된다.The RF input 1 of the input terminal (1) is ground by a switching pin diode (D 8) is to be initially blocked by a reverse bias, the switching pin diode (D 8) leakage bypass capacitor (C 7) with To get out.
따라서 본 고안의 RF 스위칭 회로는 선택된 RF 입력 신호에 선택되지 않은 RF 신호의 유입을 원천적으로 차단하게 되므로, RF 스위칭시의 아이솔레이션 특성을 강화시킬 수 있게 된다.Therefore, the RF switching circuit of the present invention blocks the inflow of the unselected RF signal to the selected RF input signal, thereby enhancing the isolation characteristics during the RF switching.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930008438U KR950004951Y1 (en) | 1993-05-19 | 1993-05-19 | Line switching circuit of high freq. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930008438U KR950004951Y1 (en) | 1993-05-19 | 1993-05-19 | Line switching circuit of high freq. |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940027742U KR940027742U (en) | 1994-12-10 |
KR950004951Y1 true KR950004951Y1 (en) | 1995-06-19 |
Family
ID=19355489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019930008438U KR950004951Y1 (en) | 1993-05-19 | 1993-05-19 | Line switching circuit of high freq. |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950004951Y1 (en) |
-
1993
- 1993-05-19 KR KR2019930008438U patent/KR950004951Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940027742U (en) | 1994-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7345521B2 (en) | High frequency switch circuit | |
KR910005362B1 (en) | Display driver | |
US4438353A (en) | I2 L Circuit with a variable injector current source | |
US4742249A (en) | RF switch with diode network and control latch sharing common element | |
KR950004951Y1 (en) | Line switching circuit of high freq. | |
US4461038A (en) | Television tuner circuit | |
CA1237487A (en) | Radio frequency switch | |
JP3621252B2 (en) | Receiver circuit | |
US5914628A (en) | Circuit for controlling a triac at the voltage zero | |
EP0715404B1 (en) | High frequency amplifying circuit | |
US4588902A (en) | Analog switching circuit with Zener diode input clamp | |
KR930003017Y1 (en) | Switching circuit selecting rf band pass filter | |
EP0310222A2 (en) | Multiple-band mixer circuit | |
JPS5918752Y2 (en) | Signal selection electronic switch | |
JPH029373Y2 (en) | ||
KR920002766Y1 (en) | Rf signal selecting circuit of two | |
KR930006291Y1 (en) | 2 input switching circuit | |
JPH0467724A (en) | Power supply interrupter | |
JPH0528826Y2 (en) | ||
KR940011031B1 (en) | Rf band switching circuit | |
US3229113A (en) | Circuits of the monostable and bistable type employing transistors and negative resistance diodes | |
KR910004460Y1 (en) | Band selecting circuit for tuner | |
KR0113736Y1 (en) | Polarizer power switching supply circuit | |
SU1343397A1 (en) | Device for stabilizing electric consumer supply voltage | |
KR100310230B1 (en) | High-speed switching control circuit for driving phase shift device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20030416 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |