Claims (6)
곱셈출력전압(V+ OUT, V- OUT)을 출력하도록 출력저항(ROUT)을 통해 양(+) 공급전원(VDD)에 연결되면 입력전압을 버퍼링하기 위해 승수(피승수)의 신호값(V+ X, V- X)을 입력하는 버퍼링 수단과, 상기 버퍼링 수단에 드레인단이 각각 연결되어 버퍼링된 승수(피승수)의 신호값(V+ X, V- X)을 전달받고, 게이트단으로는 피승수(승수)의 신호값(V+ Y, V- Y)을 입력받아 곱셈연산을 수행하는 제1 내지 제4 NMOS FET(M1 내지 M4), 및 상기 제1내지 제4 NMOS FET(M1 내지 M4)의 각 소오스단에 공통으로 일단이 연결되고 타단은 음(-)공급전원(VSS)에 연결되어 바이어스 전류를 제공하는 바이어스 전류원 (IB)을 구비하는 것을 특징으로 하는 아날로그 곱셈기.Multiplying the output voltage (V + OUT, V - OUT) when the amount via an output resistor (R OUT) to output the (+) connected to a supply voltage (V DD) signal values of the multiplier (multiplicand) for buffering an input voltage ( Buffering means for inputting V + X , V - X , and a drain terminal is connected to the buffering means, respectively, to receive a signal value (V + X , V - X ) of a buffered multiplier (multiplier), and to the gate end. Is a first to fourth NMOS FETs (M1 to M4) and multiplies the signal values (V + Y , V - Y ) of the multipliers (multipliers), and the first to fourth NMOS FETs (M1 to M). And a bias current source (IB) having one end connected in common to each source end of M4) and the other end connected to a negative supply voltage (VSS) to provide a bias current.
제2항에 있어서, 상기 버퍼링 수단은, 승수(피승수) 신호값(V+ X, V- X)을 베이스단으로 입력받고 켈렉터단은 곱셈출력전압(V+ OUT, V- OUT)을 출력하도록 출력저항(ROUT)을 통해 양(+) 공급전원(VDD)에 연결되고 에미터단은 곱셈연산을 수행하는 제1 내지 제4 NMOS FET(M1 내지 M4)의 각 드레인단에 연결되는 제1 내지 제4바이폴라 트랜지스터(Q1 내지 Q4)를구비하는 것을 특징으로 하는 아날로그 곱셈기.The method of claim 2, wherein the buffering means, the multiplier (multiplier) signal value (V + X , V - X ) is input to the base stage and the collector stage outputs a multiplication output voltage (V + OUT , V - OUT ) claim that is to be connected to the positive supply voltage (V DD) via an output resistor (R OUT), and the emitter teodan is connected to the first to the drain terminal of the 4 NMOS FET (M1 to M4) for performing a multiplication operation An analog multiplier comprising one to fourth bipolar transistors (Q1 to Q4).
제1항에 있어서, 상기 버퍼링 수단은, 승수(피승수) 신호값(V+ X, V- X)을 베이스단으로 입력받고 제1컬렉터단은 곱셈출력전압(V+ OUT, V- OUT)을 출력하도록 출력저항(ROUT)을 통해 양(+) 공급전원(VDD)에 연결되고, 제2컬렉터단은 직접 양(+) 공급전원(VDD)에 연결되고, 에미터단은 곱셈연산을 수행하는 제1 내지 제4 NMOS FET(M1 내지 M4)의 각 드레인단에 연결되는 제1 내지 제4기생 바이폴라 트랜지스터를 구비하는 것을 특징으로 하는 아날로그 곱셈기.The method of claim 1, wherein the buffering means, the multiplier (multiplier) signal value (V + X , V - X ) is input to the base stage and the first collector stage is a multiplication output voltage (V + OUT , V - OUT ) The output resistor R OUT is connected to the positive supply voltage V DD , the second collector stage is directly connected to the positive supply voltage VDD, and the emitter stage performs the multiplication operation. And first through fourth parasitic bipolar transistors connected to respective drain terminals of the first through fourth NMOS FETs (M1 through M4).
제1항에 있어서, 상기 버퍼링 수단은, 승수(피승수)신호값(V+ X, V- X)을 0.6 내지 0.7V레벨 쉬프트 시켜 제1내지 제4 NMOS FET(M1 내지 M4)의 각 드레인단으로 인가하도록 한 것을 특징으로 하는 아날로그 곱셈기.The draining device of claim 1, wherein the buffering means shifts the multiplier (multiplier) signal value (V + X , V - X ) by 0.6 to 0.7V level. Analog multiplier, characterized in that applied to.
곱셈출력전압(V+ OUT, V- OUT)을 출력하도록 출력저항(ROUT)을 통해 양(+) 공급전원(VDD)에 연결되며 입력 전압을버퍼링하기 위해 승수(피승수)의 신호값(V+ X, V- X)을 입력하는 버퍼링 수단과, 상기 버퍼링수단에 드레인단이 각각 연결되어 버퍼링된 승수(피승수)의 신호값(V+ X, V- X)을 전달받고, 게이트단으로는 피승수(승수)의 신호값(V+ Y, V- Y)을 입력받아 곱셈연산을 수행하는 제1 내지 제4 GaAs FET(G1 내지 G4) 및 상기 제1 내지 제4 GaAs FET(G1 내지 G4)의 각 소오스단에 공통으로 일단이 연결되고 타단은 음(-)공급전원(VSS)에 연결되어 바이어스 전류를 제공하는 바이어스 전류원(IB)을 구비되는 것을 특징으로 하는 아날로그 곱셈기.Signal is positive through an output resistor (R OUT) to output a (+) power supply coupled to (V DD) and the multiplier (the multiplicand) for buffering an input voltage (- multiplying the output voltage (OUT V + OUT, V) Buffering means for inputting V + X , V - X , and a drain end is connected to the buffering means, respectively, to receive a signal value (V + X , V - X ) of the multiplier (multiplier) buffered, and to the gate end. Are first to fourth GaAs FETs (G1 to G4) and multiplication operations by receiving signal values (V + Y , V - Y ) of the multipliers (multipliers) and the first to fourth GaAs FETs (G1 to G4). And a bias current source (I B ) having one end connected in common to each source end of the N) and the other end connected to a negative supply (V SS ) to provide a bias current.
제5항에 있어서, 상기 버퍼링 수단은, 승수(피승수) 신호값(V+ X, V- X)을 게이트단으로 입력받고 드레인단은 곱셈출력전압(V+ OUT, V- OUT)을 출력하도록 출력저항(ROUT)을 통해 양(+) 공급전원(VDD)에 연결되고 소오스단은 곱셈연산을 수행하는 제1 내지 제4 GaAs FET(G1내지 G4)의 각 드레인단에 연결되는 제5내지 제8 GaAs FET(G5 내지 G8)를 구비하는 것을 특징으로 하는 아날로그 곱셈기.The method of claim 5, wherein the buffering means, the multiplier (multiplier) signal value (V + X , V - X ) is input to the gate terminal and the drain stage to output the multiplication output voltage (V + OUT , V - OUT ). A fifth terminal connected to the positive supply voltage V DD through the output resistor R OUT , and a source terminal connected to each drain terminal of the first to fourth GaAs FETs G1 to G4 performing multiplication; And an eighth GaAs FET (G5 to G8).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.