KR950003649B1 - Spacer field emission display and manufacturing method thereof - Google Patents
Spacer field emission display and manufacturing method thereof Download PDFInfo
- Publication number
- KR950003649B1 KR950003649B1 KR1019920022353A KR920022353A KR950003649B1 KR 950003649 B1 KR950003649 B1 KR 950003649B1 KR 1019920022353 A KR1019920022353 A KR 1019920022353A KR 920022353 A KR920022353 A KR 920022353A KR 950003649 B1 KR950003649 B1 KR 950003649B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- layer
- emission display
- field emission
- mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
Abstract
Description
제1도는 본 발명에 의한 필드 에미션 디스플레이용 도시한 일부 절개단면도.1 is a partial cutaway cross-sectional view of a field emission display according to the present invention.
제2도는 본 발명에 의한 필드 에미션 디스플레이용 스페이서의 제조방법을 도시한 단면 공정도.2 is a cross-sectional process diagram showing a method of manufacturing a spacer for a field emission display according to the present invention.
제3도는 본 발명의 다른 실시예에 의한 필드 에미션 디스플레이용 스페이서를 도시한 도면공정도.3 is a drawing process diagram showing a spacer for a field emission display according to another embodiment of the present invention.
제4도는 일반적인 마이크로팁형 필드 에미션 디스플레이를 도시한 사시도.4 is a perspective view of a typical microtip field emission display.
제5도는 종래의 필드 에미션 디스플레이를 도시한 일부 절개단면도이다.5 is a partial cutaway cross-sectional view of a conventional field emission display.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 후면그라스기판 2 : 캐소우드패턴1: rear glass substrate 2: cathode pattern
3 : 게이트 5 : 셀3: gate 5: cell
6 : 마이크로팁 8 : 전면그라스6: microtip 8: front glass
9 : ITO 투명도전막 10 : 형광체9: ITO transparent conductive film 10: phosphor
70 : 스페이서 71 : 금속층70 spacer 71 metal layer
71' : 금속박판 72 : 실리콘 나이트로젠층71 ': metal sheet 72: silicon nitride layer
73 : 실리콘 옥사이드층 75, 76, 77 : 감광체73: silicon oxide layer 75, 76, 77: photosensitive member
본 발명은 필드 에미션 디스플레이용 스페이서와 그 제조방법에 관한 것으로서, 보다 상세하게는 스페이서에 전자가 저장되어 방전하게 되는 충전효과를 방지하기 위하여, 외부로 접지되는 금속층을 포함하는 다층 구조로 된 스페이서와 그 스페이서의 제조방법에 관한 것이다.The present invention relates to a spacer for a field emission display and a method of manufacturing the same, and more particularly to a spacer having a multilayer structure including a metal layer which is grounded to the outside in order to prevent a charging effect of electrons being stored and discharged in the spacer. And a method for producing the spacer.
필드 에미션 디스플레이는 평판 디스플레이의 일종으로서, 전자를 방출하는 팁(tip)형 또는 웨지(wedge)형의 캐소우드와 형광체가 도포된 애노우드로 이루어지며, 이 형광체에 상기 캐소우드의 임의의 곳으로부터 방출된 전자를 충돌시켜, 형광체가 여기되어 빛을 발함에 따라 원하는 패턴 또는 문자나 기호를 표시하게 된다. 또한, 최소한의 전력소모로도 고해상도·고휘도의 칼라패턴을 표현할 수 있는 특징이 있다.Field emission displays are a type of flat panel display that consists of a tip- or wedge-type cathode that emits electrons and an anode coated with a phosphor, wherever the cathode is placed. By colliding the electrons emitted from them, the phosphor is excited and emits light to display a desired pattern, letter or symbol. In addition, there is a feature that can represent a high-resolution color pattern with a minimum of power consumption.
종래에 공지된 마이크로팁(microtips)형 필드 에미션 디스플레이를 제4도로 설명하면 다음과 같다.A conventional microtips type field emission display will be described with reference to FIG. 4 as follows.
후면 그라스기판(1)의 상측에는 컬럼전극의 캐소우드패턴(2)과 다수의 홀을 포함하는 로우전극의 게이트(3)가 절연층에 의해 분리되어 크로스 형상으로 셀(cell)(5)을 형성하고, 이 셀(5)에는 상기 홀과 동수를 이루는 마이크로팁이 형성되어 지며, 상기 셀(5)의 상측면에는 이들 각각의 셀을 둘러싸는 스페이서(7)가 전면에 배치되어 있다. 한편, 전면 그라스(8)의 하측면에는 ITO 투명도전막(9)과 형광체(10)가 도포됨으로써 이루어진다.On the upper side of the rear glass substrate 1, the cathode pattern 2 of the column electrode and the gate 3 of the row electrode including a plurality of holes are separated by an insulating layer to form a cell 5 in a cross shape. The cell 5 is formed with a microtip equal to the hole, and a spacer 7 surrounding each of these cells is disposed on the front surface of the cell 5. On the other hand, the ITO transparent conductive film 9 and the phosphor 10 are applied to the lower surface of the front glass 8.
이러한 구성의 필드 에미션 디스플레이의 셀(5)을 확대한 단면도가 제5도에 도시되어 있는데, 도면을 참조로 하여 보다 상세히 설명하면 다음과 같다.An enlarged cross-sectional view of the cell 5 of the field emission display having such a configuration is shown in FIG. 5, which will be described in more detail with reference to the drawings.
마이크로팁(6)은 고전계방출을 이용하는 냉음극의 캐소우드로서 컬럼전극의 캐소우드패턴(2)에 일체로 형성되며, 내부가 진공상태로 유지된 공간에 선단을 팁형과 같이 날카롭게 형성하여 배치시킴으로써, 미소면적에 저전압만을 인가하여도 그 선단에서 전자가 방출되어 대향·배치된 형광체(10)를 여기시키도록 구성된다.The micro tip 6 is a cathode of a cold cathode using high field emission, which is integrally formed in the cathode pattern 2 of the column electrode, and is formed by sharply forming a tip like a tip type in a space in which the inside is kept in a vacuum state. In this way, even if only a low voltage is applied to the small area, electrons are emitted from the tip to excite the oppositely arranged and disposed phosphors 10.
즉, 캐소우드를 이루는 다수의 마이크로팁(6)으로부터 전자방출을 유도하여, 전계를 집중하는 게이트(3)를 통해 발생된 전자를 형광체(10)에 충돌시키게 되면, 형광체(10)가 자극을 받아 형광체의 최외곽 전달이 여기되고 천이되며, 이로인해 발생된 빛을 이용하여 원하는 화상표시를 수행하게 된다.That is, when the electron emission is induced from the plurality of microtips 6 constituting the cathode and the electrons generated through the gate 3 concentrating the electric field collide with the phosphor 10, the phosphor 10 stimulates the stimulus. In response, the outermost transmission of the phosphor is excited and transitioned, thereby performing the desired image display using the generated light.
상술한 필드 에미션 디스플레이의 통상적인 제조방법은 다음과 같다. 후면 그라스기판(1)의 상면에 캐소우드패턴(2), 절연층(4), 게이트(3)를 순차적으로 적층시켜 놓고, 게이트(3)의 소정부위를 드라이 에칭법으로 식각하여 홀이 형성되게 한 다음, 실리카 에칭법으로 상기 절연층(4)을 식각하여 상기 홀의 하측으로 캐비티(Cavity)(40)를 형성한다.A typical method of manufacturing the field emission display described above is as follows. The cathode pattern 2, the insulating layer 4, and the gate 3 are sequentially stacked on the upper surface of the rear glass substrate 1, and predetermined portions of the gate 3 are etched by dry etching to form holes. After that, the insulating layer 4 is etched by silica etching to form a cavity 40 under the hole.
다음에 후면 그라스기판(1)을 회전시키면서, 투사각 θ=75°로 전자빔 증착하여 Ni층을 형성하여 놓고, 마찬가지 방법으로 후면 그라스기판(1)을 회전시키면서 절연층(4)의 캐비티(40) 내측으로 Mo을 증착하여 마이크로팁(6)을 형성한 후, 다시 Ni층과 함께 Mo 증착물을 제거한다.Next, while rotating the rear glass substrate 1, an electron beam is deposited at a projection angle θ = 75 ° to form a Ni layer, and in the same manner, the cavity 40 of the insulating layer 4 is rotated while the rear glass substrate 1 is rotated. After depositing Mo inwardly to form the microtip 6, the Mo deposit with the Ni layer is removed again.
또한, 이렇게 형성된 후면 그라스기판(1)의 게이트(3) 위에는 셀(5)을 제외한 전면에 형성되는 스페이서(7)와, 투명도전막(9)과 형광체(10)가 도포된 전면 그라스(8)을 배치하여 이들 구성요소들을 일체로 결합시킴으로써 필드 에미션 디스플레이가 완성되는 것이다.In addition, on the gate 3 of the rear glass substrate 1 thus formed, the spacer 7 is formed on the entire surface except the cell 5, and the front glass 8 is coated with the transparent conductive film 9 and the phosphor 10. The field emission display is completed by integrating these components integrally with each other.
한편, 상기 스페이서(7)는 절연물질로 이루어진 것으로, 상술한 바와 같이 애노우드의 ITO 투명도전막(9)와 게이트(3) 사이에 배치되어 지는데, 이때 마이크로팁(6)에서 방출된 대부분의 전자는 애노우드의 ITO 투명도전막(9)으로 진행되지만, 일부의 전자는 스페이서(7)에 저장되어 방전을 일으키는 충전효과(Charging effect)로 작용되므로서, 디스플레이의 발광특성에 상당한 저해 요인으로 작용하고 있는 실정이다.Meanwhile, the spacer 7 is made of an insulating material, and is disposed between the ITO transparent conductive film 9 and the gate 3 of the anode, as described above. In this case, most of the electrons emitted from the microtip 6 are disposed. Proceeds to the ITO transparent conductive film 9 of the anode, but some of the electrons are stored in the spacer 7 and act as a charging effect causing a discharge, thereby acting as a significant deterrent to the luminescence properties of the display. There is a situation.
또한, 상술한 필드 에미션 디스플레이의 제조방법에 있어서, 상기 스페이서(7)는 전자를 방출하는 마이크로팁(6)과 게이트(3)의 제조 후에 형성하기 때문에, 스페이서의 형성중에 상기 마이크로팁과 게이트의 표면이 오염되어, 전자 방출특성을 저하시키는 심각한 문제가 있었다.Further, in the method of manufacturing the field emission display described above, the spacer 7 is formed after the manufacture of the microtip 6 and the gate 3 that emit electrons, and thus the microtip and the gate during formation of the spacer. There was a serious problem of contaminating the surface of, which lowered the electron emission characteristics.
본 발명의 목적은 상술한 종래의 문제점을 극복하기 위한 것으로서, 접지되는 금속층과 절연층을 포함하는 다층 구조의 스페이서를 고려하여 충전효과를 방지하므로서 발광특성을 향상시킬 수 있는 필드 에미션 디스플레이용 스페이서를 제공하는데 있다.Disclosure of the Invention An object of the present invention is to overcome the above-described problems, and is a spacer for a field emission display that can improve the light emission characteristics while preventing a charging effect in consideration of a spacer having a multilayer structure including a grounded metal layer and an insulating layer. To provide.
아울러, 본 발명의 다른 목적은 상기 스페이서의 실현과 제조공정시에 발생되는 디스플레이 내부의 오염을 방지할 수 있는 필드 에미션 디스플레이용 스페이서의 제조방법을 제공하는데 있다.In addition, another object of the present invention is to provide a method for manufacturing a spacer for a field emission display that can prevent contamination of the inside of the display generated during the realization and manufacturing process of the spacer.
상기 목적을 실현하기 위하여 본 발명은 금속층과, 이 금속층의 일측면에 형성되는 실리콘 나이트로젠층 및 상기 금속층의 다른 일측면에 형성되는 실리콘 옥사이드층으로 이루어지는 다층 구조를 갖는 필드 에미션 디스플레이용 스페이서를 제안한다.In order to achieve the above object, the present invention provides a spacer for a field emission display having a multilayer structure comprising a metal layer, a silicon nitride layer formed on one side of the metal layer and a silicon oxide layer formed on the other side of the metal layer. Suggest.
또한, 본 발명은 도전물질로 된 금속박판의 상·하측면에 서로 대향되도록 Si3N4와 SiO2를 각각 증착·형성하고, 상기 Si3N4의 상측에 감광제를 도포한 다음, 마스크를 게재하여 포토 에칭법으로 소정 패턴을 갖는 실리콘 나이트로젠층을 형성하며, 마찬가지로 상기 SiO2의 상측에 감광제를 도포하고, 마스크를 게재하여 소정 패턴의 실리콘 옥사이드층을 형성하며, 이어서 상기 실리콘 나이트로젠층과 실리콘 옥사이드층을 마스크로 금속박판을 에칭하여, 소정 패턴의 금속층을 형성하는 필드 에미션 디스플레이용 스페이서의 제조방법을 제안한다.In addition, according to the present invention, Si 3 N 4 and SiO 2 are deposited and formed so as to face each other on the upper and lower sides of the thin metal plate made of a conductive material, and a photoresist is applied to the upper side of the Si 3 N 4 , and then a mask is applied. By placing a silicon nitride layer having a predetermined pattern by a photoetching method, likewise applying a photosensitive agent on the upper side of the SiO 2 , and placing a mask to form a silicon oxide layer having a predetermined pattern, and then forming the silicon nitride layer. And a method of manufacturing a spacer for field emission display in which a metal thin plate is etched using a silicon oxide layer as a mask to form a metal layer of a predetermined pattern.
아울러, 본 발명의 다른 실시예로서, 도전물질로 되는 금속박판의 상측면에 감광제를 도포하고, 마스크를 게재하여 상기 감광제를 소정 패턴으로 노광·식각한 다음, 마찬가지 방법으로 상기 금속박판의 하측면에 소정 패턴의 감광제를 형성한 후, 상기 감광제를 마스크로 상기 금속박판을 에칭하여 소정 패턴의 금속층을 형성하며, 다시 감광제를 제거한 다음, 상기 금속층의 상·하측면에 실리콘 나이트로젠층과 실리콘 옥사이드층을 서로 대향되도록 증착·형성하는 필드 에미션 디스플레이용 스페이서의 제조방법을 제안한다.In addition, as another embodiment of the present invention, by applying a photosensitive agent to the upper surface of the metal thin plate of the conductive material, by placing a mask to expose and etch the photosensitive agent in a predetermined pattern, the lower side of the metal thin plate in the same manner After forming a photoresist of a predetermined pattern on the substrate, the metal thin plate is etched using the photoresist as a mask to form a metal layer of a predetermined pattern, and the photoresist is removed again, and then the silicon nitride layer and silicon oxide are formed on the upper and lower surfaces of the metal layer. A method of manufacturing a spacer for field emission display in which layers are formed so as to face each other is proposed.
이하, 본 발명에 의한 바람직한 실시예를 첨부 도면과 함께 보다 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 의한 필드 에미션 디스플레이를 도시한 단면도로서, 도면 설명의 중복을 피하기 위해 제5도와 동일한 부분은 동일부호를 부여하였다.1 is a cross-sectional view showing a field emission display according to the present invention, in order to avoid duplication of description of the drawings, the same parts as in FIG. 5 are given the same reference numerals.
도면을 통하여 알 수 있는 바와 같이, 본 발명은 종래와 마찬가지로 컬럼전극의 캐소우드패턴(2)과 다수의 홀을 포함하는 로우전극의 게이트(3)가 절연층에 의해 분리되어 크로스상으로 되는 셀(5) 및 이 셀에 배치되는 다수의 마이크로팁(6)을 포함하는 후면그라스기판(1)과, ITO 투명도전막(9) 및 형광체(10)를 포함하는 전면그라스(8)와, 상기 셀(5)을 제외한 전면에 배치되는 다층 구조의 스페이서(70)로 이루어진다.As can be seen from the drawings, the present invention is a cell in which the cathode pattern (2) of the column electrode and the gate (3) of the row electrode including a plurality of holes are separated by an insulating layer to form a cross as in the prior art. (5) and a back glass substrate (1) comprising a plurality of microtips (6) disposed in the cell, a front glass (8) comprising an ITO transparent conductive film (9) and a phosphor (10), and the cell It consists of the spacer 70 of a multilayered structure arrange | positioned at the front surface except (5).
여기서, 본 발명의 스페이서(70)는 통상의 도전 물질로 이루어지는 금속층(71)과, 이 금속층(71)의 일측면에 절연재인 Si3N4를 형성한 실리콘 나이트로젠층(72) 및 상기 금속층(71)의 다른 일측면에 마찬가지의 절연재인 SiO2를 형성하는 실리콘 옥사이드층(73)으로 구성되는 다층 구조를 갖는다.Here, the spacer 70 of the present invention includes a metal layer 71 made of a conventional conductive material, a silicon nitride layer 72 formed of Si 3 N 4 as an insulating material on one side of the metal layer 71, and the metal layer. the other one side of 71, has a multi-layer structure consisting of a silicon oxide layer 73 to form the SiO 2 of the same insulating material.
즉, 본 발명의 스페이서(70)는 박판의 금속층(71)의 상·하측면에 서로 다른 재질의 절연층을 형성하여, 상기 게이트(3)와 애노우드의 ITO 투명도전막(9) 사이에서 전기적으로 절연 역할을 할 수 있도록 구성한 것으로서, 상기 금속층(71)에는 통상의 접지 전극(도시생략)을 연결하여, 상기 금속층(71)으로 모이게 되는 일부의 불필요한 전자를 방출하게 되므로서, 종래에 문제시 되었던 스페이서(7)의 충전효과로 인한 디스플레이의 발광특성의 저하를 방지할 수 있게 구성하였다.That is, the spacer 70 of the present invention forms an insulating layer of different materials on the upper and lower surfaces of the metal layer 71 of the thin plate, so that the spacer 70 is electrically connected between the gate 3 and the ITO transparent conductive film 9 of the anode. It is configured to serve as an insulating role, and by connecting a common ground electrode (not shown) to the metal layer 71 to emit some unnecessary electrons that are collected in the metal layer 71, when the conventional problem It was configured to prevent the deterioration of the luminescence properties of the display due to the charging effect of the spacer (7).
제2도는 상술한 본 발명의 필드 에미션 디스플레이용 스페이서를 실현하기 위한 제조방법을 도시한 단면 공정도로서, 도면을 참조로 하여 다층 구조를 갖는 스페이서의 형성 방법을 보다 상세하게 설명하면 다음과 같다.2 is a cross-sectional process diagram showing a manufacturing method for realizing the above-described field emission display spacer of the present invention. Referring to the drawings, a method of forming a spacer having a multilayer structure will be described in detail as follows.
통상의 도전물질로 되는 금속박판(71')의 상·하측면에 서로 대향하도록 Si3N4(72')와 SiO2(73')를 각각 증착·형성하고, 상기 Si3N4(72')의 상측에 감광제(75)를 도포한 다음, 마스크(M)를 게재하여 포토 에칭법으로 소정 패턴을 갖는 실리콘 나이트로젠트층(72)를 형성한다. 마찬가지 방법으로 상기 SiO2(73')의 상측에 감광제(75)를 도포하고, 마스크(M)를 게재하여 소정 패턴의 실리콘 옥사이드층(73)을 형성한다. 이어서, 상기 실리콘 나이트로젠층(72)과 실리콘 옥사이드층(73)을 마스크로 금속박판(71')를 에칭하여, 게이트(3)와 캐소우드패턴(2)이 크로스되어 이루어지는 셀(5)을 제외하는 소정의 패턴을 갖는 금속층(71)을 형성하므로서, 본 발명의 다층 구조의 스페이서(70)가 이루어진다.Si 3 N 4 (72 ') and SiO 2 (73') are deposited and formed so as to face each other on the upper and lower surfaces of the metal thin plate 71 'which is a normal conductive material, and the Si 3 N 4 (72 After the photosensitive agent 75 is applied on the upper side of '), the mask M is placed to form a silicon nitride layer 72 having a predetermined pattern by photoetching. In the same manner, the photosensitive agent 75 is coated on the SiO 2 73 'and the mask M is placed to form the silicon oxide layer 73 in a predetermined pattern. Subsequently, the metal thin plate 71 'is etched using the silicon nitride layer 72 and the silicon oxide layer 73 as a mask to form a cell 5 in which the gate 3 and the cathode pattern 2 cross each other. By forming the metal layer 71 having a predetermined pattern to be excluded, the multilayer structure spacer 70 of the present invention is formed.
또, 상기와 같이 별도의 공정에 의하여 형성된 스페이서(70)를 ITO 투명도전막(9)과 형광체(10)를 포함하는 전면그라스(8)와, 절연층(4)에 의하여 분리되며 서로 크로스되는 게이트(3)와 캐소우드패턴(2) 및 다수개의 마이크로팁(6)을 포함하는 후면그라스기판(1)의 사이에 게재하여, 제1도에 도시한 바와 같이, 프리트(74)로서 일체로 결합시킴으로써, 본 발명의 필드 에미션 디스플레이가 실현되는 것이다.In addition, as described above, the spacer 70 formed by a separate process is separated by the front glass 8 including the ITO transparent conductive film 9 and the phosphor 10 and the insulating layer 4 and cross each other. (3) and placed between the back glass substrate (1) including the cathode pattern (2) and a plurality of micro tips (6), as shown in Figure 1, integrally bonded as frit 74 By doing so, the field emission display of the present invention is realized.
따라서, 본 발명의 제조방법에 의하면, 다층 구조의 스페이서(70)를 전면그라스(8) 및 후면그라스기판(1)과 별도의 제조공정으로 제조한 다음, 접착용 프리트(74)로서 일체로 조립하기 때문에, 종래의 스페이서 제조시에 발생되었던 마이크로팁과 게이트의 표면 오염 문제를 양호하게 극복할 수 있는 것이다.Therefore, according to the manufacturing method of the present invention, the spacer 70 of the multi-layer structure is manufactured in a separate manufacturing process from the front glass 8 and the rear glass substrate 1, and then integrally assembled as an adhesive frit 74. Therefore, it is possible to satisfactorily overcome the surface contamination problem of the microtip and the gate, which have been generated in the conventional spacer manufacturing.
또한, 제3도는 본 발명의 다른 실시예에 의한 필드 에미션 디스플레이용 스페이서를 실현하기 위한 제조 방법의 단면공정도로서, 도면을 참조로 하여 보다 상세하게 설명하면 다음과 같다.3 is a cross-sectional process diagram of a manufacturing method for realizing a field emission display spacer according to another embodiment of the present invention, which will be described in more detail with reference to the accompanying drawings.
통상의 도전물질로 되는 금속박판(71')의 상측면에 감광제(76)를 도포한 다음, 마스트(M)를 개재하여 상기 감광제(76)를 소정 패턴으로 노광·식각한 후, 마찬가지 방법으로 상기 금속박판(71')의 하측면에 감광제(77)를 형성하며, 상기 감광제(76, 77)를 마스크로 상기 금속박판(71')을 에칭하여 소정 패턴의 금속층(71)를 형성한다. 이어서, 상기 금속층(71)에서 감광제(76, 77)를 제거하고, 다시 상기 금속층(71)의 상·하측에 실리콘 나이트로젠층(72)과 실리콘 옥사이드층(73)을 순차적으로 증착·형성하므로서, 본 발명의 다른 실시예에 의한 다층 구조의 스페이서(70)가 이루어지게 된다.After the photosensitive agent 76 was applied to the upper surface of the metal thin plate 71 'which is a normal conductive material, the photosensitive agent 76 was exposed and etched in a predetermined pattern through the mast M, and then, in the same manner. A photosensitive agent 77 is formed on the lower surface of the metal thin plate 71 ', and the metal thin plate 71' is etched using the photosensitive agents 76 and 77 as a mask to form a metal layer 71 having a predetermined pattern. Subsequently, the photosensitive agents 76 and 77 are removed from the metal layer 71, and the silicon nitride layer 72 and the silicon oxide layer 73 are sequentially deposited and formed on the upper and lower sides of the metal layer 71. According to another embodiment of the present invention, a multilayer structure spacer 70 is made.
이상에서 설명한 바와 같이, 본 발명에 의한 필드 에미션 디스플레이용 스페이서 및 그 제조방법에 의하면, 종래에 문제시 되었던 충전효과에 의한 디스플레이의 발광특성의 저하와, 디스플레이 내부의 오염 문제를 양호하게 극복하므로서, 바람직한 필드 에미션 디스플레이를 실현할 수 있는 장점이 있다.As described above, the field emission display spacer and the method of manufacturing the same according to the present invention can overcome the problem of deterioration of the luminescence property of the display due to the charging effect and the contamination problem inside the display. There is an advantage that the desired field emission display can be realized.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022353A KR950003649B1 (en) | 1992-11-25 | 1992-11-25 | Spacer field emission display and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022353A KR950003649B1 (en) | 1992-11-25 | 1992-11-25 | Spacer field emission display and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012445A KR940012445A (en) | 1994-06-23 |
| KR950003649B1 true KR950003649B1 (en) | 1995-04-17 |
Family
ID=19343894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022353A KR950003649B1 (en) | 1992-11-25 | 1992-11-25 | Spacer field emission display and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003649B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474822B1 (en) * | 1998-01-12 | 2005-06-17 | 삼성에스디아이 주식회사 | Field effect display element, its driving method, and its spacer manufacturing method |
| KR100459878B1 (en) * | 1998-02-12 | 2005-02-28 | 삼성에스디아이 주식회사 | The method for manufacturing field emission display spacer |
| KR100464306B1 (en) * | 1998-09-25 | 2005-02-28 | 삼성에스디아이 주식회사 | Field emission display and manufacturing method of the same |
-
1992
- 1992-11-25 KR KR1019920022353A patent/KR950003649B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012445A (en) | 1994-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477105A (en) | Structure of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes | |
| JPH04137343A (en) | Picture display device | |
| US5723052A (en) | Soft luminescence of field emission display | |
| US5670296A (en) | Method of manufacturing a high efficiency field emission display | |
| US5880554A (en) | Soft luminescence of field emission display | |
| KR20010041434A (en) | Large-area fed apparatus and method for making same | |
| JP4341609B2 (en) | Flat display device and method for manufacturing anode panel in flat display device | |
| US5717288A (en) | Perforated screen for brightness enhancement | |
| KR20050111705A (en) | Field emission device and display adopting the same | |
| JPH09274845A (en) | Electron emission element and focusing electrode for electron emission element and manufacture thereof | |
| JP4134361B2 (en) | Thin film electron source and display device using the same | |
| KR950003649B1 (en) | Spacer field emission display and manufacturing method thereof | |
| KR20060012782A (en) | Field emission device and display adopting the same | |
| JP2000285836A (en) | Flat-plate display | |
| KR20050104643A (en) | Cathode substrate for electron emission display device, electron emission display devce, and manufacturing method of the display device | |
| KR20050112818A (en) | Electron emission device and method for manufacturing the same | |
| US20070273268A1 (en) | Planar Image Display Device and Manufacturing Method Thereof | |
| KR100282266B1 (en) | Method for fabricating of field emission display of diode type | |
| KR940011723B1 (en) | Method of manufacturing fed | |
| KR950002538Y1 (en) | Large field emission display | |
| KR100724369B1 (en) | Field emission device with ultraviolet protection layer and manufacturing method thereof | |
| KR20050096478A (en) | Electron emission display and method for manufacturing the same | |
| EP1696452A1 (en) | Electron emission device and method for manufacturing the same | |
| JP2005142003A (en) | Display panel and display device | |
| KR19980034432A (en) | Electron-emitting vacuum device using ferroelectric thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090326 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |