KR100464306B1 - Field emission display and manufacturing method of the same - Google Patents

Field emission display and manufacturing method of the same Download PDF

Info

Publication number
KR100464306B1
KR100464306B1 KR10-1998-0039945A KR19980039945A KR100464306B1 KR 100464306 B1 KR100464306 B1 KR 100464306B1 KR 19980039945 A KR19980039945 A KR 19980039945A KR 100464306 B1 KR100464306 B1 KR 100464306B1
Authority
KR
South Korea
Prior art keywords
substrate
silicon
spacer
cathode
field emission
Prior art date
Application number
KR10-1998-0039945A
Other languages
Korean (ko)
Other versions
KR20000021033A (en
Inventor
장재은
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-1998-0039945A priority Critical patent/KR100464306B1/en
Publication of KR20000021033A publication Critical patent/KR20000021033A/en
Application granted granted Critical
Publication of KR100464306B1 publication Critical patent/KR100464306B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242Spacers between faceplate and backplate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/88Mounting, supporting, spacing, or insulating of electrodes or of electrode assemblies
    • H01J1/96Spacing members extending to the envelope
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4669Insulation layers

Abstract

본 발명에 따른 전계 방출 표시소자의 스페이서 제조 방법은 전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자의 스페이서 제조 방법에 있어서, (가) (110)의 결정면을 가진 제1실리콘 기판의 양면에 각각 실리콘 산화물을 증착하는 단계; (나) 상기 실리콘 산화물 상에 포토레지스트를 형성하고 노광시켜 상기 실리콘 산화물을 패터닝하는 단계; 및 (다) 패터닝된 상기 실리콘 산화물을 마스크로 사용하여 상기 제1실리콘 기판을 이방성 식각으로 패터닝하여 상기 전면 기판 및 배면 기판에 수직한 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.A spacer manufacturing method of a field emission display device according to the present invention includes a front substrate and a back substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; A spacer provided in a non-pixel region outside the unit pixel to maintain a distance between the front substrate and the rear substrate, comprising: (a) a first silicon having a crystal plane of (110) Depositing silicon oxide on both sides of the substrate; (B) patterning the silicon oxide by forming and exposing a photoresist on the silicon oxide; And (c) patterning the first silicon substrate by anisotropic etching using the patterned silicon oxide as a mask to form a spacer perpendicular to the front substrate and the back substrate.

따라서, 실리콘 기판의 결정면에 따른 식각속도의 차이를 이용하여 정교하고 미세한 고 종횡비의 스페이서 및 전계 방출 표시소자가 제공된 점에 그 장점이 있다.Accordingly, there is an advantage in that a fine and fine aspect ratio spacer and a field emission display device are provided by using a difference in etching speed according to a crystal surface of a silicon substrate.

Description

전계 방출 표시소자 및 그 스페이서 제조 방법{Field emission display and manufacturing method of the same} Field emission display and manufacturing method thereof [Field emission display and manufacturing method of the same}

본 발명은 전계 방출 표시소자에 관한 것으로서, 상세하게는 실리콘 기판의 결정면에 따른 식각속도의 차이를 이용하여 제조하는 전계 방출 표시소자 및 그 스페이서 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, and more particularly, to a field emission display device manufactured by using a difference in etching speed according to a crystal plane of a silicon substrate, and a method of manufacturing the spacer.

전계 방출 표시소자는 고전계 하에서 진공중으로 전자를 방출하는 마이크로팁을 채용한 것으로, 전자를 응용하는 각종 산업기기 및 평판 표시소자 분야에 적용되고 있다.The field emission display device employs a microtip that emits electrons in a vacuum under a high electric field, and has been applied to various industrial devices and flat panel display devices that use electrons.

특히, 평판 표시소자 분야에 있어서, 최근 액정 표시소자와 플라즈마 표시소자에 이은 차세대 표시 소자로서 전계 효과를 이용한 전계 방출 표시소자가 많은 주목을 받고 있다.In particular, in the field of flat panel display devices, field emission display devices using field effects have attracted much attention as the next generation display devices following liquid crystal display devices and plasma display devices.

현재 전계 방출 표시소자의 실용화를 위해서 고진공 패키징 기술이 활발히 연구개발 되고 있으나, 아직까지 여러 공정 및 재료의 검토 단계로서 충분히 안정된 공정 및 재료의 연구 개발이 이루어지지 못하고 있다.Currently, high vacuum packaging technology has been actively researched and developed for the practical use of the field emission display device, but research and development of sufficiently stable processes and materials have not been achieved as a review stage of various processes and materials.

도 1은 종래 전계 방출 표시소자의 개략적 사시도, 도 2는 종래의 전계 방출 표시소자의 개략적 단면도이다.1 is a schematic perspective view of a conventional field emission display device, and FIG. 2 is a schematic cross-sectional view of a conventional field emission display device.

도 1 및 도 2를 참조하면, 배면 기판(1)의 표면에 스트라이프 상의 음극(2)이 다수 나란하게 형성되어 있고, 음극(2)의 위에는 홀(3')이 형성된 절연체층(3)이 형성되어 있으며, 그 위에 금속 게이트(4)가 절연체층(3)의 홀(3')에 대응하는 개구부(4')를 갖도록 형성되어 있으며, 홀(3') 내의 바닥 즉, 노출된 음극(2)의 표면에 원추형의 마이크로 팁(2')이 형성된다.1 and 2, a plurality of stripe-shaped cathodes 2 are formed side by side on the surface of the back substrate 1, and an insulator layer 3 having holes 3 ′ formed thereon is formed on the cathode 2. And a metal gate 4 formed thereon to have an opening 4 'corresponding to the hole 3' of the insulator layer 3, the bottom of the hole 3 ', i.e., the exposed cathode ( On the surface of 2) a conical micro tip 2 'is formed.

특히, 종래의 스페이서(8)는 스트라이프 상의 양극(6)과 형광체(5)가 도포된 전면 기판(7)의 국소 영역에 유리 페이스트를 스크린 프린팅하는 방법에 의해 기둥형으로 형성한 다음, 상기 음극(2), 마이크로팁(2'), 절연체층(3) 및 게이트(4)가 형성된 배면 기판(1)에 접착하여 형성된다.In particular, the conventional spacer 8 is formed in a columnar shape by a method of screen printing a glass paste on a local region of the front substrate 7 on which the anode 6 on the stripe and the phosphor 5 are coated, and then the cathode (2), the microtip 2 ', the insulator layer 3, and the gate 4 are formed by adhering to the back substrate 1 on which they are formed.

한편, 배면 기판(1)에 대해 스페이서(8)에 의해 일정한 간격을 유지하는 전면 기판(7)의 내면에는 음극(2)에 대해 직교하는 방향으로 양극(6)이 다수 나란하게 형성되고, 양극(6)의 위에는 형광체(5)가 도포되어 있다.On the other hand, on the inner surface of the front substrate 7 which maintains a constant distance from the rear substrate 1 by the spacer 8, a large number of anodes 6 are formed side by side in the direction orthogonal to the cathode 2, and the anode On (6), phosphor 5 is applied.

이상과 같은 구조에 의해 음극(2)과 양극(6)이 교차하는 부분이 단위 화소가 되게 된다. 그리고, 음극(2)과 양극(6)이 교차하지 않는 부분 즉, 비화소 영역에는 스페이서(8)가 위치한다. 스페이서(8)는 페이스트를 이용한 다중 스크린 인쇄법에 의해 비화소 영역에 대응하는 전면 기판(7)의 내면에 형성된다.With the above structure, the portion where the cathode 2 and the anode 6 intersect becomes a unit pixel. The spacer 8 is positioned at a portion where the cathode 2 and the anode 6 do not cross, i.e., the non-pixel region. The spacer 8 is formed on the inner surface of the front substrate 7 corresponding to the non-pixel region by a multi-screen printing method using a paste.

그리고, 전면 기판(7)과 배면 기판(1)의 가장자리 부분에는 전면 기판(7)과 배면 기판(1)의 진공 상태의 내부 공간을 패쇄하는 실링부(9)가 형성된다.At the edges of the front substrate 7 and the rear substrate 1, a sealing portion 9 is formed to close the internal space in the vacuum state of the front substrate 7 and the rear substrate 1.

그리고, 글래스 실링(glass sealing)을 위하여 프리트 글래스(frit glass) 재질의 실링부(9)를 도포시 패널 내부로의 침범을 방지하기 위하여 스페이서 높이의 글래스 스틱(glass stick; 9')이 형성된다.In addition, a glass stick 9 'having a height of a spacer is formed to prevent invasion into the inside of the panel when the sealing glass 9 made of frit glass material is applied for glass sealing. .

이와 같이 지지대 역할만을 하도록 설치된 종래의 스페이서(8)는 도 3에 도시된 바와 같이, 마스크(10)를 사용하여 유리페이스트를 수회에 걸쳐 스크린 프린트하여 만들어졌다.Thus, the conventional spacer 8 installed to serve only as a support was made by screen printing a glass paste several times using a mask 10, as shown in FIG.

그러나, 이러한 스크린 인쇄법에 의하면 인쇄된 프리트 글래스가 굳어가는 과정 중 흘러내리기 때문에 즉, 인쇄된 영역 바깥으로 확산되기 때문에 목적하는 직경 또는 폭의 스페이서를 얻기 위해서는 스크린 인쇄시 프리트 글래스의 점도 및 경화시간 등이 고려되어야 한다.However, according to this screen printing method, the viscosity and curing time of the frit glass during screen printing are obtained in order to obtain a spacer having a desired diameter or width because the printed frit glass flows down during the solidification process, that is, it spreads out of the printed area. And the like should be considered.

특히, 스페이서는 일회의 스크린 인쇄로 얻어질 수 없고, 수회 예를 들어, 7회 이상의 스크린 인쇄에 의해 얻어지게 된다.In particular, the spacer cannot be obtained by one screen printing, but by several times, for example, by seven or more screen printings.

이러한 다중 스크린 인쇄가 진행되는 과정 중 전술한 바와 같이 프리트 글래스의 흘러내림 등의 이유에 의해 인쇄가 진행될수록 폭이 좁아지게 되고, 특히 일회 인쇄 후, 인쇄된 페이스트 글래스가 어느 정도 굳어질 때까지 기다린 후, 다음번의 인쇄가 실시되어야 한다.As described above, during the process of the multi-screen printing, the width becomes narrower as the printing proceeds due to the flow of the fritted glass, etc. After that, the next printing should be carried out.

결론적으로 글래스 페이스트에 의한 스크린 인쇄법에 의하면 목적하는 치수의 스페이서를 얻기 어렵고, 이에 소요되는 시간이 길다. 그리고, 페이스트 글래스가 경화되는 중에는 전술한 바와 같은 흘러내림이 나타나고, 또는, 인쇄 공정중의 전면 기판에 대한 스크린 마스크의 정렬 오차로 인하여 스페이서(8)의 지지대상면 즉, 전면 기판의 점유폭 대 스페이서의 높이에 대한 비율인 종횡비(aspect ratio; 높이/폭)를 1 이상으로 하기가 매우 어려운 문제점을 가지고 있다.In conclusion, according to the screen printing method using glass paste, it is difficult to obtain a spacer having a desired dimension, and the time required for this is long. Then, as the paste glass is cured, the above-mentioned flow appears, or due to the misalignment of the screen mask with respect to the front substrate during the printing process, the support target surface of the spacer 8, that is, the width of the front substrate versus the spacer It is very difficult to set an aspect ratio (height / width) that is a ratio with respect to the height of 1 or more.

한편, 구형의 형상을 가진 유리 재질의 고정세에 의해 높은 종횡비를 갖는 스페이서의 경우, 높이의 증가와 함께 지름의 증가로 인해 스페이서가 차지하게 되는 부분이 증가하게 되어 이의 단점을 보완하기 위해 개발된 고 종횡비의 파이버(fiber)도 균일하게 넓은 면적에 형성시키기 어려운 실정이다.Meanwhile, in the case of a spacer having a high aspect ratio due to the high-precision of a glass material having a spherical shape, the portion occupied by the spacer due to the increase of the diameter increases with the increase in the height, and was developed to compensate for the disadvantage thereof. It is difficult to form a high aspect ratio fiber evenly in a large area.

또한, 세라믹 재질의 고정세 스페이서를 전면 기판에 가공하여 고정하는 방법은 실제로 스페이서가 기존의 형광체 부분이나 전자총 부분의 작동을 방해하지 않고, 형성될 수 있는 부분이 수십 ㎛이하이므로 스페이서를 미세하고 정교하게 가공하는 것이 힘들며, 고화질의 전계 방출 표시소자 개발시, 이러한 면적이 더 감소하므로 사용상의 어려움이 있다.In addition, the method of fixing and fixing a high-definition spacer made of a ceramic material on the front substrate is a spacer that is fine and fine because the spacer does not interfere with the operation of the existing phosphor portion or the electron gun portion, and the portion that can be formed is several tens of micrometers or less. It is difficult to process it, and when developing a high quality field emission display device, such an area is further reduced, so there is a difficulty in use.

그리고, 전면 기판이나 배면 기판에 볼 또는 파이버 등으로 스페이서를 형성할 경우 아웃가싱(outgasing)에 의해 형광체의 손상 및 전자 방출원의 산화 등이 발생되어 전계 방출 표시소자의 구동을 어렵게 하는 문제점을 가지고 있다.In addition, when the spacer is formed on the front substrate or the rear substrate with balls or fibers, damage to the phosphor and oxidation of the electron emission source may occur due to outgasing, thereby making it difficult to drive the field emission display device. have.

한편, 낮은 전자 방출 전압에 유리한 종래의 다이아몬드와 같은 평면 전자빔 소스는 음극,양극 및 게이트 전극을 갖는 삼극관 구조의 전계 방출 표시소자의 제조하는데 어려운 문제점을 갖고 있다. On the other hand, a conventional diamond-like planar electron beam source, which is advantageous for low electron emission voltage, has a difficult problem in manufacturing a field emission display device having a triode structure having a cathode, an anode, and a gate electrode.

본 발명은 상기와 같은 문제점을 개선하고자 창출된 것으로서, 실리콘 기판의 결정면에 따른 식각속도의 차이를 이용하여 제조하는 전계 방출 표시소자 및 그 스페이서 제조 방법을 제공하는 점에 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a field emission display device and a spacer manufacturing method using the difference in the etching rate according to the crystal plane of the silicon substrate.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전계 방출 표시소자의 스페이서 제조 방법은 전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자의 스페이서 제조 방법에 있어서, (가) (110)의 결정면을 가진 제1실리콘 기판의 양면에 각각 실리콘 산화물을 증착하는 단계; (나) 상기 실리콘 산화물 상에 포토레지스트를 형성하고 노광시켜 상기 실리콘 산화물을 패터닝하는 단계; 및 (다) 패터닝된 상기 실리콘 산화물을 마스크로 사용하여 상기 제1실리콘 기판을 이방성 식각으로 패터닝하여 상기 전면 기판 및 배면 기판에 수직한 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a spacer of a field emission display device according to the present invention includes a front substrate and a rear substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; A spacer provided in a non-pixel region outside the unit pixel to maintain a distance between the front substrate and the rear substrate, comprising: (a) a first silicon having a crystal plane of (110) Depositing silicon oxide on both sides of the substrate; (B) patterning the silicon oxide by forming and exposing a photoresist on the silicon oxide; And (c) patterning the first silicon substrate by anisotropic etching using the patterned silicon oxide as a mask to form a spacer perpendicular to the front substrate and the back substrate.

본 발명에 따르면, 상기 (가) 단계에서, 상기 제1실리콘 기판의 상면 및 저면에 각각 상기 실리콘 산화물을 열산화법으로 형성하는 것이 바람직하다.According to the present invention, in the step (a), it is preferable to form the silicon oxide on the upper and lower surfaces of the first silicon substrate, respectively, by thermal oxidation.

본 발명에 따르면, 상기 (다) 단계에서, 상기 제1실리콘 기판을 습식 에칭으로 식각하며, 패터닝된 상기 제1실리콘 기판의 결정면은 (111)면인 것이 바람직하다.According to the present invention, in the step (c), the first silicon substrate is etched by wet etching, and the crystal surface of the patterned first silicon substrate is preferably a (111) plane.

본 발명에 따르면, 상기 스페이서는 상기 제1실리콘 기판을 각각 단면 식각하여 패터닝된 상기 제1실리콘 기판을 접합하여 형성하며, 상기 스페이서의 높이는 상기 제1실리콘 기판의 두께 조절과, 다수의 상기 제1실리콘 기판을 접합하여 조절하는 것이 바람직하다.According to the present invention, the spacers are formed by bonding the patterned first silicon substrates by etching the first silicon substrates, respectively, and the height of the spacers is controlled by the thickness of the first silicon substrates and the plurality of the first silicon substrates. It is preferable to bond and control a silicon substrate.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전계 방출 표시소자는, 전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자에 있어서, 상기 스페이서는, 상기 전면 기판 및 배면 기판의 비화소 영역에 각각 접착되는 절연층; 및 상기 절연층 사이에서 일체형으로 형성되며, 그 외측면에 전자빔 집속부가 경사지게 노출되도록 불순물이 도핑된 실리콘층;을 구비하는 것을 특징으로 한다.In addition, the field emission display device according to the present invention in order to achieve the above object, the front substrate and the back substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; And a spacer disposed in the non-pixel region outside the unit pixel to maintain a distance between the front substrate and the rear substrate, wherein the spacer is adhered to the non-pixel regions of the front substrate and the rear substrate, respectively. Insulating layer; And a silicon layer formed integrally between the insulating layers and doped with impurities such that the electron beam focusing part is inclinedly exposed on an outer surface thereof.

본 발명에 따르면, 상기 실리콘층은 사다리꼴형 단면으로 양분할되어 접합되며, 상기 절연층은 실리콘 산화물로 형성된 것이 바람직하다.According to the present invention, the silicon layer is bisected and joined in a trapezoidal cross section, and the insulating layer is preferably formed of silicon oxide.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 다른 유형에 따른 전계 방출 표시소자의 스페이서 제조 방법은, 전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자의 스페이서 제조 방법에 있어서, (라) (100)의 결정면을 가진 제2실리콘 기판의 양면에 각각 실리콘 산화물을 증착하는 단계; (마) 상기 실리콘 산화물 상에 포토레지스트를 형성하고 노광시켜 상기 실리콘 산화물을 패터닝하는 단계; 및 (바) 패터닝된 상기 실리콘 산화물을 마스크로 사용하여 상기 제2실리콘 기판을 소정 각도를 갖도록 이방성 식각으로 패터닝하여 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, a spacer manufacturing method of a field emission display device according to another type of the present invention, the front substrate and the back substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; A method of manufacturing a spacer of a field emission display device comprising: (a) a second silicon having a crystal plane of (100) provided in a non-pixel region outside the unit pixel to maintain a distance between the front substrate and the rear substrate; Depositing silicon oxide on both sides of the substrate; (E) patterning the silicon oxide by forming and exposing a photoresist on the silicon oxide; And (bar) patterning the second silicon substrate by anisotropic etching to have a predetermined angle by using the patterned silicon oxide as a mask to form a spacer.

본 발명에 따르면, 상기 (라) 단계에서, 상기 제2실리콘 기판의 상면 및 저면에 각각 상기 실리콘 산화물을 열산화법으로 형성하는 것이 바람직하다.According to the present invention, in the step (d), it is preferable to form the silicon oxide on the upper and lower surfaces of the second silicon substrate by thermal oxidation, respectively.

본 발명에 따르면, 상기 (바) 단계에서, 상기 제2실리콘 기판을 습식 에칭으로 식각하며, 패터닝된 상기 제2실리콘 기판의 결정면은 (111)면이고, 상기 제2실리콘 기판을 57.4°로 경사지게 식각하는 것이 바람직하다.According to the present invention, in the step (bar), the second silicon substrate is etched by wet etching, and the crystal surface of the patterned second silicon substrate is a (111) plane, and the second silicon substrate is inclined at 57.4 °. It is preferable to etch.

본 발명에 따르면, 상기 스페이서는 상기 제2실리콘 기판을 각각 단면 식각하여 패터닝된 상기 제2실리콘 기판을 접합하여 형성하며, 상기 스페이서의 높이는 상기 제2실리콘 기판의 두께로 조절하며, 상기 제2실리콘 기판을 식각하여 전자빔 집속 전극을 형성하도록 상기 제2실리콘 기판에 불순물을 도핑하는 단계를 더 포함하는 것이 바람직하다.According to the present invention, the spacers are formed by bonding the patterned second silicon substrates by etching the second silicon substrates, respectively, and the height of the spacers is adjusted to the thickness of the second silicon substrates. The method may further include doping impurities to the second silicon substrate to etch the substrate to form the electron beam focusing electrode.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명의 또 다른 유형에 따른 전계 방출 표시소자의 스페이서 제조 방법은, 전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자의 스페이서 제조 방법에 있어서, (사) 소정 높이를 갖는 다수의 실리콘 기판 상에 포토레지스트 패턴을 형성하는 단계; (아) 상기 포토레지스트 패턴을 마스크로 하여 소정 형상을 가진 다수의 관통부를 형성하도록 이방성 식각하여 패터닝하는 단계; (자) 상기 포토레지스트를 제거하는 단계; 및 (차) 식각된 다수의 상기 실리콘 기판을 접합하여 스페이서를 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing a spacer of a field emission display device according to another type of the present invention, the front substrate and the back substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; A spacer manufacturing method of a field emission display device comprising: a spacer provided in a non-pixel region outside of the unit pixel to maintain a distance between the front substrate and the rear substrate, (g) on a plurality of silicon substrates having a predetermined height Forming a photoresist pattern; (H) anisotropic etching and patterning the photoresist pattern as a mask to form a plurality of through portions having a predetermined shape; (I) removing the photoresist; And (d) bonding the plurality of etched silicon substrates to form a spacer.

본 발명에 따르면, 상기 (아) 단계에서, 상기 실리콘 기판을 습식 에칭으로 식각하며, 상기 (차) 단계 다음으로, 식각된 다수의 상기 실리콘 기판을 넓이 방향으로 접합하여 대면적으로 형성하고, 상기 스페이서의 높이는 상기 실리콘 기판의 두께 조절로 형성하는 것이 바람직하다.According to the present invention, in the step (h), the silicon substrate is etched by wet etching, and after the (difference) step, the plurality of etched silicon substrates are joined in a wide direction to form a large area, and The height of the spacer is preferably formed by adjusting the thickness of the silicon substrate.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전계 방출 표시소자의 제조 방법은, 배면 기판에 제1방향으로 다수 나란하게 배치되는 음극들과, 상기 음극 상에 형성되어 전자를 방출하는 평면 전자 방출원과, 상기 배면 기판에 대향하는 상기 전면 기판의 내면에 상기 제1방향에 직교하는 제2방향으로 형성된 다수의 양극들과, 상기 양극들 상에 형성된 형광체를 구비하는 전계 방출 표시소자의 제조 방법에 있어서, (가-1) 실리콘 기판의 상면에 절연체층을 증착하고, 상기 실리콘 기판의 저면에 게이트 전극층을 형성하는 단계; (나-1) 상기 절연체층 및 게이트 전극층 상에 각각 포토레지스트를 형성하고 노광시켜 패터닝하는 단계; (다-1) 패터닝된 절연체 및 게이트 전극을 마스크로 사용하여 상기 실리콘 기판의 양면을 이방성 식각으로 패터닝하는 단계; 및 (라-1) 상기 절연체를 상기 배면 기판의 음극 상에 접합하는 단계;를 포함하는 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing a field emission display device according to the present invention includes a cathode disposed on the rear substrate and arranged in parallel in a first direction, and a plane formed on the cathode to emit electrons. A field emission display device comprising an electron emission source, a plurality of anodes formed on an inner surface of the front substrate facing the rear substrate, and a plurality of anodes formed in a second direction orthogonal to the first direction, and a phosphor formed on the anodes; A manufacturing method, comprising: (i-1) depositing an insulator layer on a top surface of a silicon substrate and forming a gate electrode layer on a bottom surface of the silicon substrate; (B-1) forming and exposing a photoresist on the insulator layer and the gate electrode layer, respectively; (C-1) patterning both surfaces of the silicon substrate by anisotropic etching using the patterned insulator and the gate electrode as a mask; And (d) laminating the insulator on the cathode of the rear substrate.

본 발명에 따르면, 상기 평면전자 방출원은 다이아몬드로 이루어지며, 상기 절연체층은 실리콘 산화물로 이루어지고, 상기 (다-1) 단계에서, 상기 실리콘 기판을 습식 에칭으로 식각하는 것이 바람직하다.According to the present invention, the plane electron emission source is made of diamond, the insulator layer is made of silicon oxide, and in the step (c-1), the silicon substrate is preferably etched by wet etching.

따라서, 실리콘 기판의 결정면에 따른 식각속도의 차이를 이용하여 정교하고 미세한 고 종횡비의 스페이서 및 전계 방출 표시소자가 제공된 점에 그 특징이 있다.Therefore, a feature of the present invention is that a fine and high aspect ratio spacer and a field emission display device are provided using a difference in etching speed according to a crystal surface of a silicon substrate.

이러한 특징을 첨부된 도면을 참조하여 본 발명에 따른 전계 방출 표시소자 및 그 스페이서 제조 방법 상세하게 설명한다.These features will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 전계 방출 표시소자의 스페이서가 채용된 개략적인 단면도이다.4 is a schematic cross-sectional view employing a spacer of the field emission display device according to the present invention.

통상, 고전압 전계 방출 표시소자에 사용되는 스페이서를 개발하기 위해서는 구동조건에 따라 그 스페이서의 높이 조절이 용이하며, 그 폭이 수십㎛ 정도를 가질 수 있도록 정교하게 형성될 수 있어야 한다. 이러한 수십㎛ 정도의 폭을 가지면서 1∼5㎜의 높이를 갖는 스페이서의 가공은 종래의 레이저 가공이나 샌드 블라스터에 의한 가공으로는 형성시키기가 어렵다.In general, in order to develop a spacer used in a high voltage field emission display device, the height of the spacer may be easily adjusted according to driving conditions, and the width of the spacer may be precisely formed to have a width of several tens of micrometers. Such processing of spacers having a width of about several tens of micrometers and having a height of 1 to 5 mm is difficult to form by conventional laser processing or processing by sandblasting.

이에, 가장 적절한 방법은 식각공정을 이용하는 것인데, 세라믹이나 유리기판에 이러한 식각공정을 적용하면 모든 방향으로 식각되는 등방성 식각이 이루어 짐으로 인해 1∼5㎜의 높이를 가지면서 수십㎛ 정도의 폭으로 식각하기에는 용이하지가 않다.Therefore, the most suitable method is to use an etching process. When such an etching process is applied to a ceramic or glass substrate, an isotropic etching is performed in all directions, thereby having a height of 1 to 5 mm and a width of several tens of micrometers. It is not easy to etch.

또한, 이방성 식각 특성을 갖는 건식 식각법(dry etching)은 반도체 공정에서 수㎛의 식각을 위해 개발된 공정이므로 그 식각속도와 마스크의 선택에 있어 수㎜ 높이의 식각에는 적합하지 않다.In addition, dry etching, which has anisotropic etching characteristics, is a process developed for etching of several μm in a semiconductor process, and thus is not suitable for etching of several mm in the etching rate and selection of a mask.

이러한 점을 모두 해결하기 위해서는 선택적 식각공정을 적용하여 높은 종횡비의 스페이서를 형성시킬 수 있는 재료의 선택이 필요하다. 이에, 상기의 재료로 가장 쉽게 사용될 수 있는 것이 실리콘(Si) 기판이다. 상기의 실리콘 기판은 각 결정면에 따라 식각속도의 차이를 보이게 되므로 이를 이용하면 미세하고 정교한 스페이서를 형성시킬 수 있다.To solve all of these points, it is necessary to select a material capable of forming a spacer having a high aspect ratio by applying a selective etching process. Thus, the most easily used material of the above is a silicon (Si) substrate. Since the silicon substrate shows a difference in etching speed according to each crystal plane, it is possible to form fine and sophisticated spacers.

도 4를 참조하면, 배면 기판(11)의 표면에 스트라이프 상의 음극(12)이 다수 나란하게 형성되어 있고, 음극(12)의 위에는 홀(13')이 형성된 절연체층(13)이 형성되어 있으며, 그 위에 금속 게이트(14)가 절연체층(13)의 홀(13')에 대응하는 개구부(14')를 갖도록 형성되어 있으며, 홀(13') 내의 바닥 즉, 노출된 음극(12)의 표면에 원추형의 마이크로 팁(12')이 형성되어 있다.Referring to FIG. 4, a plurality of stripe-shaped cathodes 12 are formed side by side on the surface of the rear substrate 11, and an insulator layer 13 having holes 13 ′ is formed on the cathode 12. The metal gate 14 is formed thereon with an opening 14 'corresponding to the hole 13' of the insulator layer 13, and the bottom of the hole 13 ', i.e., the exposed cathode 12 A conical micro tip 12 'is formed on the surface.

특히, 본 발명에 따른 스페이서(18)는 스트라이프 상의 양극(미도시)과 형광체(15)가 도포된 전면 기판(17)의 국소 영역에 삽입되어 실링되는 것으로 실리콘 산화물층을 증착 또는 열 산화법을 이용하여 상술한 바와 같은 특성을 갖는 제1실리콘 기판의 양면에 형성시키고, 포토리소그라피 공정으로 상기 실리콘 산화물층을 원하는 패턴 모양으로 식각한 다음, 패터닝된 상기 실리콘 산화물층을 마스크로 사용하여 상기 제1실리콘 기판을 결정면에 따른 식각속도의 차이를 이용하여 수직하게 식각하면 실리콘층의 양면에 형성된 실리콘 산화물층에 의해 상기 전면 기판(17) 및 배면 기판(11) 사이에서 절연을 유지시킬 수 있는 높은 종횡비의 스페이서(18)를 형성하게 된다.In particular, the spacer 18 according to the present invention is inserted into a region of the front substrate 17 to which the anode (not shown) on the stripe and the phosphor 15 are applied to seal the silicon oxide layer using vapor deposition or thermal oxidation. The silicon oxide layer is formed on both surfaces of the first silicon substrate having the characteristics as described above, and the silicon oxide layer is etched into a desired pattern by a photolithography process, and then the patterned silicon oxide layer is used as a mask. When the substrate is vertically etched using the difference in etching speed according to the crystal plane, the silicon oxide layer formed on both sides of the silicon layer has a high aspect ratio to maintain insulation between the front substrate 17 and the back substrate 11. The spacer 18 is formed.

상술한 바와 같은 전계 방출 표시소자의 스페이서 제조 방법을 도면을 참조하여 보다 상세하게 설명한다.A method of manufacturing the spacer of the field emission display device as described above will be described in more detail with reference to the accompanying drawings.

도 5a 내지 도 5d는 도 4의 전계 방출 표시소자의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이다.5A through 5D are vertical cross-sectional views illustrating processes of manufacturing the spacers of the field emission display device of FIG.

도 5a 내지 도 5d를 참조하면, 먼저, (110)의 결정면을 가진 제1실리콘 기판(18a')의 양면 상에 절연성 물질인 실리콘 산화물층(18b')을 각각 증착법 또는 열산화법으로 형성한다.5A to 5D, first, an insulating material silicon oxide layer 18b 'is formed on both surfaces of the first silicon substrate 18a' having the crystal plane of 110 by vapor deposition or thermal oxidation.

다음으로, 양면의 상기 실리콘 산화물층(18b') 위에 각각 포토레지스트(18c)를 도포하고, 상기 포토레지스트(18c)의 소정 영역을 자외선 파장을 갖는 노광장비로 각각 노광시켜 마스크(미도시)를 형성한 후, 실리콘 산화물층(18b')을 패터닝하여 실리콘 산화막(18b)을 형성한 다음, 상기 포토레지스트(18c)의 마스크를 각각 제거한다.Next, a photoresist 18c is applied onto each of the silicon oxide layers 18b 'on both sides, and a predetermined area of the photoresist 18c is exposed with an exposure apparatus having an ultraviolet wavelength, respectively, to expose a mask (not shown). After the formation, the silicon oxide layer 18b 'is patterned to form the silicon oxide film 18b, and then the mask of the photoresist 18c is removed.

그 다음, 상기 실리콘 산화막(18b)을 마스크로 사용하여 습식에칭으로 상기 제1실리콘 기판(18a')을 식각하게 되면, (110)의 결정면을 갖는 제1실리콘 기판(18a')은 90°의 경사를 갖는 (111)의 결정면과 만나게 된다. 이렇게 식각된 제1실리콘층(18a)의 (111) 결정면은 그 식각속도가 (110) 결정면의 식각속도에 비해 매우 작기 때문에 거의 이쪽 방향으로는 식각이 이루어지지 않는 이방성 식각에 의해 본 발명에 따른 스페이서(18)가 형성된다.Then, when the first silicon substrate 18a 'is etched by wet etching using the silicon oxide film 18b as a mask, the first silicon substrate 18a' having the crystal plane of 110 is 90 °. It meets the crystal plane of (111) having the inclination. The (111) crystal surface of the first silicon layer 18a thus etched is very small compared to the etching speed of the (110) crystal surface, and thus the anisotropic etching is hardly performed in this direction. Spacers 18 are formed.

이렇게 하여 포토레지스트 마스크의 형태와 동일하며, 미세하고 정교한 구조의 수직한 스페이서(18)를 형성할 수 있으므로 이를 전면 기판(17) 및 배면 기판(11)의 사이에 삽입하여 실링(sealing)하면 고진공 하에서의 외부 압력을 견딜 수 있게 된다.In this way, since the vertical spacer 18 having the same shape as that of the photoresist mask and having a fine and precise structure can be formed, it is inserted into the space between the front substrate 17 and the rear substrate 11 to seal the high vacuum. It can withstand the external pressure under.

본 발명에 따르면, 상술한 바와 같이 양면 식각에 의해 형성할 뿐만아니라 각각의 제1실리콘 기판(18a')을 단면 식각하고 이들을 서로 접합하여 스페이서(18)를 형성할 수도 있다. 이 때에 상기 스페이서(18)의 높이는 상기 제1실리콘 기판(18a')의 두께 조절에 의해 그리고, 다수의 상기 제1실리콘 기판(18a')을 접합하여 조절할 수 있다.According to the present invention, as described above, the first silicon substrates 18a 'may be etched in cross-section, and the spacers 18 may be formed by bonding them together. At this time, the height of the spacer 18 can be adjusted by adjusting the thickness of the first silicon substrate 18a 'and by bonding a plurality of the first silicon substrates 18a'.

또한, 식각공정 중 마스크로 사용된 실리콘 산화막(18b)은 스페이서(18)로 사용할 시 전면 기판(17) 및 배면 기판(11) 사이를 절연시켜 주는 절연체의 역할을 수행하게 된다.In addition, the silicon oxide film 18b used as a mask during the etching process serves as an insulator that insulates the front substrate 17 and the back substrate 11 when used as the spacer 18.

본 발명의 다른 유형에 따른 전계 방출 표시소자 및 그 스페이서 제조 방법을 도면을 참조하여 상세하게 설명한다.A field emission display device and a spacer manufacturing method thereof according to another type of the present invention will be described in detail with reference to the drawings.

도 6은 본 발명의 다른 유형에 따른 전계 방출 표시소자의 스페이서가 채용된 개략적인 단면도이다.6 is a schematic cross-sectional view employing a spacer of a field emission display device according to another type of the present invention.

도 6을 참조하면, 배면 기판(21)의 표면에 스트라이프 상의 음극(22)이 다수 나란하게 형성되어 있으며, 음극(22)의 위에는 홀(23')이 형성된 절연체층(23)이 형성되어 있고, 그 위에 금속 게이트(24)가 절연체층(23)의 홀(23')에 대응하는 개구부(24')를 갖도록 형성되어 있으며, 홀(23') 내의 바닥 즉, 노출된 음극(22)의 표면에 원추형의 마이크로 팁(22')이 형성되어 있다.Referring to FIG. 6, a plurality of stripe-shaped cathodes 22 are formed side by side on the surface of the rear substrate 21, and an insulator layer 23 having holes 23 ′ is formed on the cathode 22. The metal gate 24 is formed thereon to have an opening 24 'corresponding to the hole 23' of the insulator layer 23, and the bottom of the hole 23 ', that is, the exposed cathode 22 A conical micro tip 22 'is formed on the surface.

본 발명의 다른 유형에 따른 스페이서(28)는 스트라이프 상의 양극(미도시)과 형광체(25)가 도포된 전면 기판(27)의 국소 영역에 삽입되어 실링되는 것으로 상기 전면 기판(27) 및 배면 기판(21)의 비화소 영역에 각각 접착되는 절연층(26)이 구비된다. 그리고, 상기 절연층(26) 사이에서 일체형으로 형성되며, 그 외측면에 전자빔 집속부(29a)가 경사지게 노출되도록 불순물이 도핑된 실리콘층(29)을 구비한다. 이렇게 형성된 스페이서(28)는 상기 전면 기판(27) 및 배면 기판(21) 사이에서 일정한 간격을 유지시킬 수 있으며, 상기 절연층(26)에 의해 전면 기판(27) 및 배면 기판(21)의 절연을 유지시킬 수 있게 된다.The spacer 28 according to another type of the present invention is inserted and sealed in a local region of the front substrate 27 to which the anode (not shown) on the stripe and the phosphor 25 are applied, and thus the front substrate 27 and the rear substrate. The insulating layer 26 adhere | attached to the non-pixel area | region of 21 is respectively provided. The silicon layer 29 is integrally formed between the insulating layers 26 and doped with impurities so that the electron beam focusing portion 29a is inclinedly exposed on the outer surface thereof. The spacer 28 formed as described above may maintain a constant gap between the front substrate 27 and the rear substrate 21, and the insulation layer 26 may insulate the front substrate 27 and the rear substrate 21 from each other. Can be maintained.

여기서, 상기 절연층(26)은 실리콘 산화물의 절연물질로 형성된 것이 바람직하며, 상기 실리콘층(29)의 형상은 일체형으로 한정되지 않으며 사다리꼴형의 단면으로 양분할되어 접합되는 것도 무방하다.Here, the insulating layer 26 is preferably formed of an insulating material of silicon oxide, and the shape of the silicon layer 29 is not limited to an integral type, and may be bisected and joined in a trapezoidal cross section.

이와 같은 스페이서(28)는 실리콘층(29)에 전자빔 집속부가 형성되어 있기 때문에 배면 기판(21)의 마이크로 팁(22')으로부터 방출되는 전자빔을 전면 기판(27)의 다른 형광체(25)에 퍼지지 않도록 집속시킬 수 있게 된다.  Since the spacer 28 has an electron beam focusing portion formed on the silicon layer 29, the electron beam emitted from the micro tip 22 ′ of the rear substrate 21 is not spread to the other phosphor 25 of the front substrate 27. To focus.

상술한 바와 같은 구성을 가지는 본 발명의 다른 유형에 따른 전계 방출 표시소자의 스페이서 제조 방법을 도면을 참조하여 상세하게 설명한다.A method of manufacturing a spacer of a field emission display device according to another type of the present invention having the configuration as described above will be described in detail with reference to the drawings.

도 7a 내지 도 7d는 도 6의 전계 방출 표시소자의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이다.FIG. 7A to FIG. 7D are vertical cross-sectional views illustrating processes of manufacturing the spacers of the field emission display device of FIG.

도 7a 내지 도 7d를 참조하면, 먼저, (100)의 결정면을 가진 제2실리콘 기판(28a')의 양면 상에 절연성 물질인 실리콘 산화물층(28b')을 각각 증착법 또는 열산화법으로 형성한다.Referring to FIGS. 7A to 7D, first, an insulating material silicon oxide layer 28b 'is formed on both surfaces of a second silicon substrate 28a' having a crystal plane of (100) by vapor deposition or thermal oxidation.

다음으로, 양면의 상기 실리콘 산화물층(28b') 위에 각각 포토레지스트(28c)를 도포하고, 상기 포토레지스트(28c)의 소정 영역을 자외선 파장을 갖는 노광장비로 각각 노광시켜 마스크(미도시)를 형성한 후, 실리콘 산화물층(18b')을 패터닝하여 실리콘 산화막(28b)을 형성한 다음, 상기 포토레지스트(28c)의 마스크를 각각 제거한다.Next, photoresist 28c is coated on each of the silicon oxide layers 28b 'on both sides, and a predetermined area of the photoresist 28c is exposed with an exposure apparatus having an ultraviolet wavelength, respectively, to expose a mask (not shown). After the formation, the silicon oxide layer 18b 'is patterned to form a silicon oxide film 28b, and then the mask of the photoresist 28c is removed.

그 다음, 상기 실리콘 산화막(28b)을 마스크로 사용하여 습식에칭으로 상기 제2실리콘 기판(28a')을 식각하게 되면, (100)의 결정면을 갖는 제2실리콘 기판(28a')은 소정 각도 즉, 57.4°의 경사를 갖는 (111)의 결정면과 만나게 된다.Subsequently, when the second silicon substrate 28a 'is etched by wet etching using the silicon oxide film 28b as a mask, the second silicon substrate 28a' having the crystal plane of (100) may be at a predetermined angle. , It meets the crystal plane of (111) with an inclination of 57.4 °.

이렇게 식각된 제2실리콘층(28a)의 (111) 결정면은 그 식각속도가 (100) 결정면의 식각속도에 비해 1/100배 정도로 매우 작기 때문에 이면에서의 식각은 거의 일어나지 않아 마스크의 패턴보다 작은 영역이 식각되는 이방성 식각의 진행에 의해 본 발명의 다른 유형에 따른 스페이서(28)가 제조된다.Since the etching rate of the (111) crystal surface of the second silicon layer 28a etched in this way is about 1/100 times smaller than the etching speed of the (100) crystal surface, etching on the back surface hardly occurs, which is smaller than the pattern of the mask. A spacer 28 according to another type of the invention is produced by the progress of anisotropic etching in which regions are etched.

그러므로, 상술한 바와 같은 제조 방법에 의해 미세하고 정교한 구조의 스페이서(28)를 형성할 수 있기 때문에, 이를 전면 기판(27) 및 배면 기판(21)의 사이에 삽입하여 실링하면 고진공 하에서의 외부 압력을 견딜 수 있게 된다.Therefore, since the spacer 28 having a fine and sophisticated structure can be formed by the above-described manufacturing method, when the spacer 28 is inserted between the front substrate 27 and the rear substrate 21 and sealed, external pressure under high vacuum is prevented. I can endure it.

본 발명에 따르면, 상술한 바와 같이 양면 식각에 의해 형성할 뿐만아니라 각각의 제2실리콘 기판(28a')을 단면 식각하고 이들을 서로 접합하여 소정 높이의 스페이서(28)를 형성할 수도 있다. 이 때에 상기 스페이서(28)의 높이는 상기 제2실리콘 기판(28a')의 두께에 의해 조절할 수 있다. 또한, 식각공정 중 마스크로 사용된 실리콘 산화막(28b)은 식각후 스페이서(28)로 사용할시 전면 기판(27) 및 배면 기판(21) 사이를 절연시켜 주는 절연체로 작용하게 된다. According to the present invention, as well as forming by the double-sided etching as described above, each of the second silicon substrates 28a 'may be cross-etched and bonded to each other to form spacers 28 having a predetermined height. At this time, the height of the spacer 28 can be adjusted by the thickness of the second silicon substrate 28a '. In addition, the silicon oxide film 28b used as a mask during the etching process serves as an insulator that insulates the front substrate 27 and the back substrate 21 when used as a spacer 28 after etching.

또한, 본 발명의 다른 특징에 따르면, 식각된 실리콘층(28a)은 양면 또는 단면 식각후, 접합시 그 중심부분이 뾰족하게 형성되기 때문에 이러한 실리콘층(28a)에 불순물울 도핑한 후, (-) 전압을 유도시키게 되면 마이크로 팁(도 6의 22')에서 방출되는 전자빔들을 전면 기판(도 6의 27)의 형광체(도 6의 25)에 집속시킬 수 있는 전자빔 집속 전극의 역할을 동시에 수행하게 된다. 이는 고전압 구동시 스페이서(28)의 높이가 커져 전자빔의 퍼짐현상으로 인해 주변부의 형광체(25)를 발광시켜 발생하는 색번짐현상을 방지할 수 있게 한다.In addition, according to another feature of the present invention, since the center portion of the etched silicon layer 28a is formed sharply at the time of joining after both sides or cross-section etching, the silicon layer 28a is doped with impurities and then (− Induction of the voltage simultaneously serves as an electron beam focusing electrode capable of focusing the electron beams emitted from the micro tip (22 'of FIG. 6) to the phosphor (25 of FIG. 6) of the front substrate (27 of FIG. 6). do. This increases the height of the spacer 28 during the high voltage driving, thereby preventing color bleeding caused by emitting the phosphor 25 at the periphery due to the spreading of the electron beam.

본 발명의 또 다른 유형에 따른 전계 방출 표시소자의 스페이서 제조 방법을 도면을 참조하여 상세하게 설명한다.A method of manufacturing a spacer of a field emission display device according to another type of the present invention will be described in detail with reference to the drawings.

도 8은 본 발명의 다른 유형에 따른 전계 방출 표시소자의 스페이서가 채용된 개략적인 단면도이고, 도 9는 도 8의 스페이서를 나타내 보인 사시도이다.8 is a schematic cross-sectional view illustrating a spacer of a field emission display device according to another type of the present invention, and FIG. 9 is a perspective view illustrating the spacer of FIG. 8.

도 8 및 도 9를 참조하면, 배면 기판(31)의 표면에 스트라이프 상의 음극(32)이 다수 나란하게 형성되어 있고, 음극(32)의 위에는 홀(33')이 형성된 절연체층(33)이 형성되어 있으며, 그 위에 금속 게이트(34)가 절연체층(33)의 홀(33')에 대응하는 개구부(34')를 갖도록 형성되어 있으며, 홀(33') 내의 바닥 즉, 노출된 음극(32)의 표면에 원추형의 마이크로 팁(32')이 형성되어 있다.8 and 9, a plurality of stripe-shaped cathodes 32 are formed side by side on the surface of the rear substrate 31, and an insulator layer 33 having holes 33 ′ is formed on the cathode 32. And a metal gate 34 formed thereon to have an opening 34 'corresponding to the hole 33' of the insulator layer 33, and the bottom of the hole 33 ', that is, the exposed cathode ( A conical micro tip 32 ′ is formed on the surface of 32.

본 발명의 또 다른 유형에 따른 스페이서(38)는 스트라이프 상의 양극(미도시)과 형광체(35)가 도포된 전면 기판(37)의 국소 영역에 삽입되는 것으로 다수의 실리콘 기판을 타일 형태로 관통되도록 식각하여 식각된 실리콘 기판을 대면적 및 높이 조절이 용이한 전계 방출 표시소자에 형성가능하도록 넓이 방향으로 접합하여 상기 전면 기판(27) 및 배면 기판(21) 사이에 삽입한 후 실링하게 되면, 상기 전면 기판(27) 및 배면 기판(21) 사이에서 절연을 유지시킬 수 있는 스페이서(28)를 형성하게 된다.The spacer 38 according to another type of the present invention is inserted into a local region of the front substrate 37 to which the anode 35 (not shown) and the phosphor 35 on the stripe are applied so that a plurality of silicon substrates can be penetrated in a tile form. When the etched silicon substrate is bonded to the width direction so as to be formed on the field emission display device having a large area and a height control, the etched silicon substrate is inserted between the front substrate 27 and the rear substrate 21 and then sealed. A spacer 28 may be formed between the front substrate 27 and the rear substrate 21 to maintain insulation.

상술한 바와 같이 본 발명의 또 다른 유형에 따른 전계 방출 표시소자의 스페이서 제조 방법을 도면을 참조하여 보다 상세하게 설명한다.As described above, the spacer manufacturing method of the field emission display device according to another type of the present invention will be described in more detail with reference to the accompanying drawings.

도 10a 내지 도 10d는 도 9의 전계 방출 표시소자의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이다.10A to 10D are vertical cross-sectional views illustrating processes of manufacturing the spacers of the field emission display device of FIG.

도 10a 내지 도 10d를 참조하면, 먼저, 소정 두께를 가진 다수의 실리콘 기판(38a') 상에 포토레지스트층(38c')을 도포하고, 도포된 상기 포토레지스트층(38c')을 자외선 파장을 갖는 노광장비로 각각 노광하여 타일형으로 실리콘 기판(38a')을 식각하도록 마스크(38c)를 형성한다.10A to 10D, first, a photoresist layer 38c 'is applied onto a plurality of silicon substrates 38a' having a predetermined thickness, and the applied photoresist layer 38c 'is applied to an ultraviolet wavelength. The mask 38c is formed so as to etch the silicon substrate 38a 'in a tile manner by exposing each with an exposure apparatus.

다음으로, 마스크(38c)를 사용하여 습식에칭에 의해 실리콘 기판(38a')의 노출 영역이 타일형으로 관통되도록 이방성 삭각을 한 후, 상기 마스크(38c)를 제거한다.Next, the mask 38c is anisotropically cut so that the exposed region of the silicon substrate 38a 'is penetrated in a tile shape by wet etching, and then the mask 38c is removed.

이렇게 식각된 타일형의 스페이서(38)를 전면 기판(도 9의 37) 및 배면 기판(도 9의 31)의 사이에 삽입하게 되면 단위 셀을 이루는 스페이서(38)(38a)가 완성된다. 여기서, 상기 스페이서(38)의 높이는 상기 실리콘 기판(38a')의 두께 조절에 의해 균일한 높이가 가능하며, 식각된 다수의 실리콘 기판(38a)을 넓이 방향으로 접합하게 되면 대면적의 전계 방출 표시소자에 대응하는 스페이서(38)의 제조가 가능하게 된다.When the etched tile spacer 38 is inserted between the front substrate (37 in FIG. 9) and the rear substrate (31 in FIG. 9), the spacers 38 and 38a constituting the unit cell are completed. Here, the height of the spacer 38 may be uniform by adjusting the thickness of the silicon substrate 38a ', and when the plurality of etched silicon substrates 38a are bonded in a width direction, a large area emission display is shown. The spacer 38 corresponding to the element can be manufactured.

상술한 바와 같이 제조된 스페이서(38)는 종래와 같이, 전면 기판이나 배면 기판에 볼 또는 파이버를 고정시키는 제조 방법에 의해 발생할 수 있는 아웃가싱(outgasing), 형광체의 손상 및 전자 방출원의 산화 등으로 제조의 어려움이 있는데 반해 스페이서(38) 자체가 하나의 기판으로 형성되어, 실링시 전면 기판(도 9의 37) 및 배면 기판(도 9의 31)의 사이에 용이하게 삽입되기 때문에 상술한 바와 같은 문제점을 제거할 수 있다.The spacer 38 manufactured as described above is conventionally used for outgasing, damage to phosphors, oxidation of electron emission sources, etc., which may occur by a manufacturing method of fixing a ball or a fiber to a front substrate or a back substrate. In contrast to the manufacturing difficulties, the spacer 38 itself is formed as a single substrate, and is easily inserted between the front substrate (37 in FIG. 9) and the rear substrate (31 in FIG. 9) during sealing. The same problem can be eliminated.

이상과 같이, 본 발명의 유형들에 의해 제조되는 스페이서가 채용된 전계 방출 표시소자는 음극으로부터 전자들이 방출되어 투명한 전면 기판상에 도포되어 있는 형광체에 충돌함으로써 빛을 발생시킨다.As described above, the field emission display device employing the spacer manufactured by the types of the present invention generates light by impinging electrons from the cathode and impinging on a phosphor coated on a transparent front substrate.

음극선관의 경우는 단 하나의 전자총을 가지며, 전자총으로부터 스크린 까지의 거리가 멀어 스크린의 크기가 증가할수록 튜브의 부피와 무게도 증가하게 된다. 반면에, 전계 방출 표시소자에 있어서는 각각의 픽셀이 별도의 전자총들을 갖는데, 이들은 마이크로팁의 어레이들로 구성된다. 게이트에 걸리는 정전압에 의애 이들 전자총으로부터 전자가 방출되어 보다 강한 정전압이 걸려있는 형광체 쪽으로 가속되어 충돌한다. 포울러-노드하임(Fowler-Nordheim)의 이론에 의하면 방출 전류는 방출 전류의 일함수에 강하게 의존한다.Cathode ray tubes have only one electron gun, and the distance from the electron gun to the screen increases the volume and weight of the tube as the size of the screen increases. On the other hand, in the field emission display, each pixel has separate electron guns, which are composed of arrays of microtips. Due to the constant voltage across the gate, electrons are emitted from these electron guns, which accelerate and collide toward the phosphors with a stronger constant voltage. According to the theory of Fowler-Nordheim, the emission current is strongly dependent on the work function of the emission current.

또한, 방출 표면의 청결도와 균일도도 매우 중요하다. 즉, 전계 효과 전자 방출 소자의 제조 공정에 이용되는 재료들은 최상의 청결도를 유지하여야 한다. 기존의 형광체 재료인 황이 방출 소자에 도포되면 팁의 손상이 일어나게 되므로 전계 효과 전자 방출 소자용 저전압 형광체로서 황 성분이 없는 형광 재료들이 거론되고 있다. In addition, the cleanliness and uniformity of the emitting surface is also very important. That is, the materials used in the manufacturing process of the field effect electron emitting device should maintain the best cleanliness. When sulfur, which is a conventional phosphor material, is applied to an emission device, damage to the tip occurs, fluorescent materials without sulfur as a low voltage phosphor for field effect electron emission devices have been discussed.

한편, 대부분의 전계 효과 전자 방출 소자는 고진공수준(10-7 torr 정도)으로 유지됨으로써 방출 전자들의 평균 자유 행정을 늘리고, 팁의 물리 화학적 오염이나 손상을 방지할 수 있어야 한다. 이러한 고진공하에서 휨 현상이 일어나므로 일정한 거리 마다 스페이서를 위치시켜 전면 기판과 배면 기판과의 진공영역 간격을 일정하게 유지할 수 있다. On the other hand, most field effect electron emission devices must be maintained at a high vacuum level (about 10-7 torr) to increase the average free stroke of the emission electrons and to prevent physicochemical contamination or damage of the tip. Since the bending occurs under such a high vacuum, the spacers may be positioned at regular distances to maintain a constant vacuum region distance between the front substrate and the rear substrate.

또한, 상술한 바와 같은 식각속도의 차이를 이용하여 된 본 발명에 따른 전계 방출 표시소자 및 그 제조 방법을 도면을 참조하여 상세하게 설명한다.In addition, the field emission display device and the method of manufacturing the same according to the present invention made using the difference in etching speed as described above will be described in detail with reference to the drawings.

도 11은 본 발명에 따른 전계 방출 표시소자의 개략적인 단면도이다.11 is a schematic cross-sectional view of a field emission display device according to the present invention.

도 11을 참조하면, 배면 기판(41)에 제1방향으로 다수 나란하게 배치되는 음극(42)들과, 상기 음극(42) 상에는 홀이 형성된 절연체층(43)과 실리콘층(48)이 형성되어 있고, 상기 실리콘층(48) 위에는 전도성 물질의 게이트 전극(44)이 상기 실리콘층(48)의 홀에 대응하는 개구부를 갖도록 형성되어 있고, 홀 내의 바닥 즉, 노출된 상기 음극(42)의 표면에는 전자 방출이 가능하도록 다이아몬드의 평면 전자 방출원(46)이 형성되어 있다.Referring to FIG. 11, cathodes 42 arranged on the rear substrate 41 in the first direction are arranged in the first direction, and an insulator layer 43 and a silicon layer 48 having holes formed on the cathode 42 are formed. The gate electrode 44 of a conductive material is formed on the silicon layer 48 to have an opening corresponding to the hole of the silicon layer 48, and the bottom of the hole, that is, the exposed cathode 42 is formed. On the surface, a diamond plane electron emission source 46 is formed to enable electron emission.

그리고, 상기 배면 기판(41)에 대향하는 상기 전면 기판(47)의 내면에 상기 제1방향에 직교하는 제2방향으로 형성된 다수의 양극(미도시)들과, 상기 양극들 상에는 형광체(45)가 형성되어 있다.In addition, a plurality of anodes (not shown) formed on an inner surface of the front substrate 47 facing the rear substrate 41 in a second direction orthogonal to the first direction, and a phosphor 45 on the anodes. Is formed.

여기서, 다이아몬드 같은 상기 평면 전자 방출원(46)은 삼극 구조 즉, 음극(42), 양극(미도시) 및 게이트 전극(44)을 갖는 전계 방출 표시소자의 제조가 어려워 낮은 전자 방출 전압에도 불구하고 삼극 구조로 사용되기 어려웠으나, 실리콘 기판에 실리콘 산화물의 절연체층 및 전극 물질의 게이트 전극층을 증착하고, 실리콘 기판의 결정면에 따른 식각 속도의 차이를 이용하여 이방성 식각으로 양면 식각함으로써, 매우 쉽게 미세하고 정교한 삼극 구조의 전계 방출 표시소자를 형성할 수 있다.Here, the planar electron emission source 46, such as diamond, is difficult to manufacture a field emission display device having a three-pole structure, that is, a cathode 42, an anode (not shown), and a gate electrode 44, despite the low electron emission voltage. Although it was difficult to be used as a tripolar structure, it is very easy to fine and fine by depositing an insulator layer of silicon oxide and a gate electrode layer of electrode material on a silicon substrate, and etching both sides by anisotropic etching using the difference in the etching rate according to the crystal surface of the silicon substrate. It is possible to form a field emission display device having a sophisticated tripolar structure.

이와 같은 전계 방출 표시소자의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명한다.A method of manufacturing the field emission display device will be described in detail with reference to the accompanying drawings.

도 12a 내지 도 12d는 도 11의 전계 방출 표시소자의 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이다.12A through 12D are vertical cross-sectional views of processes illustrating a part of a manufacturing process of the method for manufacturing the field emission display device of FIG. 11.

도 12a 내지 도 12d를 참조하면, 먼저, 실리콘 기판(48')의 상면에 실리콘 산화물로 이루어진 절연체층(43')을 증착하고, 상기 실리콘 기판(48')의 저면에는 전극성 물질로 이루어진 게이트 전극층(44')을 증착한다.12A to 12D, first, an insulator layer 43 ′ made of silicon oxide is deposited on a top surface of a silicon substrate 48 ′, and a gate made of an electrode material is formed on a bottom surface of the silicon substrate 48 ′. The electrode layer 44 'is deposited.

다음으로, 상기 절연체층(43') 및 게이트 전극층(44') 상에 포토레지스트(미도시)를 각각 형성하고 자외선 파장을 갖는 노광장비로 노광시켜 포토레지스트 마스크를 형성한 후, 실리콘 기판(48')의 소정 영역이 노출되도록 패터닝한 다음, 포토레지스트 마스크를 각각 제거한다.Next, a photoresist (not shown) is formed on the insulator layer 43 'and the gate electrode layer 44', and the photoresist mask is formed by exposing the photoresist mask with an exposure apparatus having an ultraviolet wavelength. After patterning to expose a predetermined area of '), the photoresist mask is removed, respectively.

그 다음, 패터닝된 절연체(43) 및 게이트 전극(44)을 마스크로 사용하여 상기 실리콘 기판(48')을 습식 에칭을 이용하여 홀을 갖도록 이방성 식각으로 식각한 다음, 이를 뒤집어 상기 절연체(43)를 상기 배면 기판(도 11의 41)의 음극( 도 11의 42) 표면 상에 접합하면 삼극 구조를 갖는 전계 방출 표시소자의 제조가 완료된다.Then, using the patterned insulator 43 and the gate electrode 44 as a mask, the silicon substrate 48 'is etched by anisotropic etching to have holes using wet etching, and then flipped over to insulate the insulator 43. Is bonded on the surface of the cathode (42 in FIG. 11) of the rear substrate (41 in FIG. 11) to complete the manufacture of the field emission display device having the tripolar structure.

이상에서의 설명에서와 같이, 본 발명에 따른 전계 방출 표시소자 및 그 스페이서 제조 방법은 실리콘 기판의 결정면에 따른 식각속도의 차이를 이용하여 정교하고 미세한 고 종횡비의 스페이서 및 전계 방출 표시소자가 제공된 점에 그 장점이 있다.As described above, the field emission display device and the spacer manufacturing method according to the present invention is provided by using a fine and high aspect ratio spacer and the field emission display device by using the difference in the etching rate according to the crystal surface of the silicon substrate There are advantages to that.

도 1은 종래 전계 방출 표시소자의 개략적인 사시도이고,1 is a schematic perspective view of a conventional field emission display device;

도 2는 종래의 전계 방출 표시소자의 개략적인 단면도이고,2 is a schematic cross-sectional view of a conventional field emission display device,

도 3은 도 2의 전계 방출 표시소자의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 수직 단면도이고,3 is a vertical cross-sectional view illustrating a part of a manufacturing process of the spacer for manufacturing the field emission display device of FIG. 2;

도 4는 본 발명에 따른 전계 방출 표시소자의 스페이서가 채용된 개략적인 단면도이고,4 is a schematic cross-sectional view employing a spacer of the field emission display device according to the present invention;

도 5a 내지 도 5d는 도 4의 전계 방출 표시소자의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이고,5A to 5D are vertical cross-sectional views showing processes of manufacturing the spacers of the field emission display device of FIG.

도 6은 본 발명의 다른 유형에 따른 전계 방출 표시소자의 스페이서가 채용된 개략적인 단면도이고,6 is a schematic cross-sectional view employing a spacer of a field emission display device according to another type of the present invention;

도 7a 내지 도 7d는 도 6의 전계 방출 표시소자의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이고,7A to 7D are vertical cross-sectional views showing processes of manufacturing the spacers of the field emission display device of FIG.

도 8은 본 발명의 또 다른 유형에 따른 전계 방출 표시소자의 스페이서가 채용된 개략적인 단면도이고,8 is a schematic cross-sectional view employing a spacer of a field emission display device according to another type of the present invention;

도 9는 도 8의 스페이서를 나타내 보인 사시도이고,9 is a perspective view illustrating the spacer of FIG. 8;

도 10a 내지 도 10d은 도 9의 스페이서 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이고,10A to 10D are vertical cross-sectional views of processes illustrating a part of a manufacturing process of the spacer manufacturing method of FIG. 9;

도 11은 본 발명에 따른 전계 방출 표시소자의 개략적인 단면도이고,11 is a schematic cross-sectional view of a field emission display device according to the present invention;

그리고 도 12a 내지 도 12d는 도 11의 전계 방출 표시소자의 제조 방법을 설명하기 위해 그 제조공정의 일부를 나타내 보인 공정별 수직 단면도이다.12A through 12D are vertical cross-sectional views of processes illustrating a part of the manufacturing process of the method for manufacturing the field emission display device of FIG. 11.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

1,11,21,31,41... 배면 기판 2,12,22,32,42... 음극1,11,21,31,41 ... back substrate 2,12,22,32,42 ... cathode

2',12',22',32'... 마이크로팁 3,13,23,33,43... 절연체층2 ', 12', 22 ', 32' ... microtip 3,13,23,33,43 ... insulator layer

4,14,24,34,44... 게이트 5,15,25,35,45... 형광체4,14,24,34,44 ... gate 5,15,25,35,45 ... phosphor

6... 양극 7,17,27,37,47... 전면 기판6 ... anode 7,17,27,37,47 ... front board

8,18,28,38... 스페이서 9... 실링부8,18,28,38 ... spacer 9 ... sealing

18a,28a,38a,48... 실리콘층 9'. 글래스 스틱(glass stick)18a, 28a, 38a, 48 ... Silicon layer 9 '. Glass stick

10... 마스크 18b,28b... 실리콘 산화물층 10 ... mask 18b, 28b ... silicon oxide layer

18c,28c,38c... 포토레지스트 26... 절연층18c, 28c, 38c ... Photoresist 26 ... Insulation Layer

29... 실리콘층 29a... 전자빔 집속부29. Silicon layer 29a ... Electron beam focusing part

46... 평면전자 방출원46. Planar electron emission source

Claims (10)

전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자에 있어서,A front substrate and a back substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; A field emission display device comprising: a spacer disposed in a non-pixel region outside of the unit pixel to maintain a distance between the front substrate and the rear substrate. 상기 스페이서는,The spacer, 상기 전면 기판 및 배면 기판의 비화소 영역에 각각 접착되는 절연층; 및An insulating layer bonded to each of the non-pixel regions of the front substrate and the rear substrate; And 상기 절연층 사이에서 일체형으로 형성되며, 그 외측면에 전자빔 집속부가 경사지게 노출되도록 불순물이 도핑된 실리콘층;을 구비하는 것을 특징으로 하는 전계 방출 표시소자.And a silicon layer formed integrally between the insulating layers and doped with impurities such that an electron beam focusing part is inclinedly exposed on an outer surface thereof. 제1항에 있어서,The method of claim 1, 상기 실리콘층은 사다리꼴형 단면으로 양분할되어 접합된 것을 특징으로 하는 전계 방출 표시소자.And the silicon layer is bisected and joined in a trapezoidal cross section. 제1항에 있어서,The method of claim 1, 상기 절연층은 실리콘 산화물로 형성된 것을 특징으로 하는 전계 방출 표시소자.And the insulating layer is formed of silicon oxide. 전면 기판과 배면 기판; 상기 전면 기판과 배면 기판의 내면에 각각 형성되어 교차하는 부위에 단위 픽셀을 마련하는 X-Y 매트릭스 상의 양극과 음극; 상기 음극에 마련되는 다수의 마이크로 팁; 상기 음극 상에 형성되는 것으로 상기 마이크로 팁이 대응하는 홀을 갖는 절연체층; 상기 홀에 대응하는 개구부를 갖는 게이트; 상기 단위 픽셀을 벗어난 비화소 영역에 마련되어 상기 전면 기판과 배면 기판의 간격을 유지시키는 스페이서;를 구비한 전계 방출 표시소자의 스페이서 제조 방법에 있어서,A front substrate and a back substrate; An anode and a cathode on an X-Y matrix formed on the inner surfaces of the front substrate and the rear substrate to provide unit pixels at intersections; A plurality of micro tips provided on the cathode; An insulator layer formed on the cathode and having the holes corresponding to the micro tips; A gate having an opening corresponding to the hole; A spacer manufacturing method of a field emission display device comprising: a spacer provided in a non-pixel region outside the unit pixel to maintain a distance between the front substrate and the rear substrate. (라) (100)의 결정면을 가진 제2실리콘 기판의 양면에 각각 실리콘 산화물을 증착하는 단계;(D) depositing silicon oxide on both sides of the second silicon substrate having the crystal plane of (100), respectively; (마) 상기 실리콘 산화물 상에 포토레지스트를 형성하고 노광시켜 상기 실리콘 산화물을 패터닝하는 단계; 및(E) patterning the silicon oxide by forming and exposing a photoresist on the silicon oxide; And (바) 패터닝된 상기 실리콘 산화물을 마스크로 사용하여 상기 제2실리콘 기판을 소정 각도를 갖도록 이방성 식각으로 패터닝하여 스페이서를 형성하고, 상기 제2 실리콘 기판에 불순물을 도핑하는 단계;를 포함하는 것을 특징으로 하는 전계 방출 표시소자의 스페이서 제조 방법.(F) patterning the second silicon substrate by anisotropic etching to have a predetermined angle using the patterned silicon oxide as a mask to form a spacer, and doping impurities into the second silicon substrate; A spacer manufacturing method of a field emission display device. 제4항에 있어서,The method of claim 4, wherein 상기 (라) 단계에서,In the step (d), 상기 제2실리콘 기판의 상면 및 저면에 각각 상기 실리콘 산화물을 열산화법으로 형성하는 것을 특징으로 하는 전계 방출 표시소자의 스페이서 제조 방법.And forming the silicon oxide on the top and bottom surfaces of the second silicon substrate by thermal oxidation, respectively. 제4항에 있어서,The method of claim 4, wherein 상기 (바) 단계에서,In the step (bar), 상기 제2실리콘 기판을 습식 에칭으로 식각하는 것을 특징으로 하는 전계 방출 표시소자의 스페이서 제조 방법.And etching the second silicon substrate by wet etching. 제4항에 있어서,The method of claim 4, wherein 상기 (바) 단계에서,In the step (bar), 패터닝된 상기 제2실리콘 기판의 결정면은 (111)면인 것을 특징으로 하는 전계 방출 표시소자의 스페이서 제조 방법.And a crystal plane of the patterned second silicon substrate is a (111) plane. 제4항에 있어서,The method of claim 4, wherein 상기 (바) 단계에서,In the step (bar), 상기 제2실리콘 기판을 57.4°로 경사지게 식각하는 것을 특징으로 하는 전계 방출 표시소자의 스페이서 제조 방법.And etching the second silicon substrate at an inclined angle of 57.4 °. 제4항에 있어서,The method of claim 4, wherein 상기 스페이서는 상기 제2실리콘 기판을 각각 단면 식각하여 패터닝된 상기 제2실리콘 기판을 접합하여 형성하는 것을 특징으로 하는 전계 방출 표시소자의 제조 방법.And the spacers are formed by bonding the patterned second silicon substrates by cross-etching the second silicon substrates, respectively. 제4항에 있어서,The method of claim 4, wherein 상기 스페이서의 높이는 상기 제2실리콘 기판의 두께로 조절하는 것을 특징으로 하는 전계 방출 표시소자의 제조 방법.The height of the spacer is controlled by the thickness of the second silicon substrate manufacturing method of the field emission display device.
KR10-1998-0039945A 1998-09-25 1998-09-25 Field emission display and manufacturing method of the same KR100464306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0039945A KR100464306B1 (en) 1998-09-25 1998-09-25 Field emission display and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0039945A KR100464306B1 (en) 1998-09-25 1998-09-25 Field emission display and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20000021033A KR20000021033A (en) 2000-04-15
KR100464306B1 true KR100464306B1 (en) 2005-02-28

Family

ID=19551944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0039945A KR100464306B1 (en) 1998-09-25 1998-09-25 Field emission display and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100464306B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361610B1 (en) * 2012-06-28 2014-02-12 서울대학교산학협력단 Method of Fabricating Vertical Structure using Wet Etching

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012445A (en) * 1992-11-25 1994-06-23 박경팔 Field emission display spacer and manufacturing method thereof
KR970008262A (en) * 1995-07-04 1997-02-24 이우복 Spacer of field emission display device and vacuum package method using same
KR970017815A (en) * 1995-09-30 1997-04-30 엄길용 FED silicon spacer and its manufacturing method
JPH09305125A (en) * 1996-05-13 1997-11-28 Noritake Co Ltd Image display element and seal spacer
KR100199331B1 (en) * 1995-09-30 1999-06-15 김영남 Structure of silicon stripe mesh typed spacer and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940012445A (en) * 1992-11-25 1994-06-23 박경팔 Field emission display spacer and manufacturing method thereof
KR970008262A (en) * 1995-07-04 1997-02-24 이우복 Spacer of field emission display device and vacuum package method using same
KR970017815A (en) * 1995-09-30 1997-04-30 엄길용 FED silicon spacer and its manufacturing method
KR100199331B1 (en) * 1995-09-30 1999-06-15 김영남 Structure of silicon stripe mesh typed spacer and manufacturing method thereof
JPH09305125A (en) * 1996-05-13 1997-11-28 Noritake Co Ltd Image display element and seal spacer

Also Published As

Publication number Publication date
KR20000021033A (en) 2000-04-15

Similar Documents

Publication Publication Date Title
US7473154B2 (en) Method for manufacturing carbon nanotube field emission display
JP2006073510A (en) Electron emitting element and its manufacturing method
US5723052A (en) Soft luminescence of field emission display
JP2006049290A (en) Electron emitter and manufacturing method of same
US5880554A (en) Soft luminescence of field emission display
TW200301499A (en) Flat-panel display and flat-panel display cathode manufacturing method
JP2006244987A (en) Electron emitting element and its manufacturing method
KR20030079969A (en) Electron emission device and field emission display
JP2006073516A (en) Electron emitting element and manufacturing method of the same
US20010005112A1 (en) Field emission cathode, electron emission device and electron emission device manufacturing method
JPH1167125A (en) Display device
US20050218786A1 (en) Micro-field emitter device for flat panel display
KR100464306B1 (en) Field emission display and manufacturing method of the same
KR20050104643A (en) Cathode substrate for electron emission display device, electron emission display devce, and manufacturing method of the display device
JPH0973869A (en) Field emission display, its manufacture, and its driving method
KR19990044761A (en) Method of Fixing Spacer for Field Emission Display Device Using Electrostatic Junction
KR20060029074A (en) Electron emission display and method of manufacturing the same
KR100459948B1 (en) Field emission display
KR100282266B1 (en) Method for fabricating of field emission display of diode type
KR20000010173A (en) Spacer for field emission display and forming method thereof
KR100260333B1 (en) A spacer manufacturing method for fed
KR100506075B1 (en) Field emission display devices using high aspect ratio spacer for high voltage screen and manufacturing method thereof
KR19980041210A (en) Field effect electron emission device employing ellipsoidal spacer and assembly method thereof
KR20070043391A (en) Electron emission device and electron emission display device using the same and manufacturing method thereof
KR20020066581A (en) Large-sized flat panel display device having flat emission source and method of operation of the device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee