Claims (3)
유럽 방식의 광통신 장치에 이용되는 라인 코딩/디코딩 장치에 있어서, 전송되어온 5비트의 직렬 데이타를 외부에서 제공되는 클럭에 동기시켜 병렬 데이타로 변환하는 제1직렬/병렬 시프트 레지스터(1)와, 상기 외부에서 제공되는 클럭을 5분주하는 5분주 수단(6)과, 상기 제1직렬/병렬 시프트 레지스터(1)의 출력인 병렬 데이타를 상기 5분주 수단(6)의 출력인 5분주된 클럭에 동기시켜 일시저장하는 제1버퍼(2)와, 상기 제1버퍼(2)를 통한 병렬 데이타를 입력받아 이전의 코드워드에 의해 정해진 모드에 따라 코딩 테이블에서 6비트의 해당코드가 선택되게 하여 그에 따른 디스패리티와 함께 출력시키는 제1롬(PROM ; 3)과, 상기 제1롬(3)의 출력으로부터 디스패리티 값을 입력받아 상기 5분주 수단(6)의 출력에 트리거된 모드 반전 신호를 상기 제1롬(3)에 제공하는 제1플립플롭수단(5)과, 상기 제1롬(3)으로부터 6비트의 해당코드 출력을 직렬 데이타로 변환하여 출력시키는 제1병렬/직렬 시프트 레지스터(4)와, 상기 5분주수단(6)의 출력을 입력받아 상기 제1병렬/시프트 레지스터(4)에 동기신호를 제공하는 제1위상 록루프 수단(7)을 구비하는 코딩 수단과; 전송되어온 6비트의 직렬 데이타를 외부에서 제공되는 클럭에 동기시켜 병렬 데이타로 변환하는 제2직렬/병렬 시프트 레지스터(8)와, 상기 외부에서 제공되는 클럭을 6분주하는 6분주수단(14)과, 상기 제1직렬/병렬 시프트 레지스터(8)의 출력인 병렬 데이타를 상기 6분주 수단(14)의 출력인 클럭에 동기시켜 일시 저장하는 제2버퍼(9)와, 상기 제2버퍼(9)를 통한 병렬 데이타를 입력받아 디코딩 테이블에 따라 5비트의 원래 데이타로 재생하여 디스패리티 비트와 함께 출력하며, 이전 데이타의 재생에 의해서 결정된 모드와 입력된 코드워드의 모드가 다르거나 코드워드가 아닌 데이타가 입력될 경우 에러신호를 출력하는 제2롬(10)과, 상기 제2롬(10)으로부터 디스패리티를 입력받아 상기 6분주 수단(14)의 출력에 트리거된 모드 반전신호를 상기 제2롬(10)에 입력시키는 제2플립플롭 수단(12)과, 상기 제2롬(10)의 에러신호 출력을 입력받아 동기상태 신호를 출력하고 일정시간 동안 정상의 코드워드가 수신되지 않으면 슬립(Slip) 신호를 상기 6분주 수단(14)에 제공하여 다음 비트에서부터 상기 제2롬(10)으로 데이타가 입력되도록 하는 동기상태 판단 수단(13)과, 상기 제2롬(10)의 5비트 데이타 출력을 입력받 직렬 데이타로 변환시켜 출력하는 제2병렬/직렬 시프트 레지스터(11)와, 상기 6분주수단(14)의 출력을 입력받아 상기 제2병렬/직렬 시프트 레지스터(11)에 동기신호를 제공하는 제2위상 록루프 수단(15)를 구비하는 디코딩 수단; 을 포함하는 것을 특징으로 하는 5B/6B 블록코드를 이용한 라인코딩/디코딩 장치.A line coding / decoding device used in a European optical communication device, comprising: a first serial / parallel shift register (1) for converting transmitted 5-bit serial data into parallel data in synchronization with an externally provided clock; 5 division means 6 for dividing an externally provided clock 5 and parallel data which is an output of the first serial / parallel shift register 1 are synchronized with a 5 division clock which is an output of the 5 division means 6; The first buffer 2 to be temporarily stored and the parallel data through the first buffer 2 are input, and 6-bit corresponding codes are selected from the coding table according to the mode determined by the previous codeword. A first reversal (PROM) 3 for outputting with disparity; and a mode reversal signal triggered at the output of the five division means 6 by receiving a disparity value from the output of the first ROM 3; Provided in 1 ROM (3) A first flip-flop means 5, a first parallel / serial shift register 4 for converting a 6-bit corresponding code output from the first ROM 3 into serial data, and outputting the serial data; Coding means having a first phase lock loop means (7) for receiving an output of the < RTI ID = 0.0 > input < / RTI > and providing a synchronization signal to the first parallel / shift register (4); A second serial / parallel shift register 8 for converting the transmitted 6-bit serial data into parallel data in synchronization with an externally provided clock; and six dividing means 14 for dividing the externally provided clock by six; And a second buffer 9 for temporarily storing parallel data, which is the output of the first serial / parallel shift register 8, in synchronization with a clock that is the output of the six-dividing means 14, and the second buffer 9; Receives parallel data through and reproduces the original data of 5 bits according to the decoding table and outputs it with disparity bits.The mode determined by the reproduction of the previous data is different from the mode of the input codeword or is not a codeword. Is input to the second ROM 10 which outputs an error signal, and the mode inversion signal triggered at the output of the six division means 14 by receiving disparity from the second ROM 10. Type in 10 The key receives the second flip-flop means 12 and the error signal output of the second ROM 10 to output a synchronous state signal, and if a normal codeword is not received for a predetermined time, the slip signal is received. A synchronizing state determination means 13 provided to the six division means 14 to input data from the next bit into the second ROM 10 and a 5-bit data output of the second ROM 10 in series. A second phase for converting data into a second parallel / serial shift register 11 and a second phase for providing a synchronization signal to the second parallel / serial shift register 11 by receiving the output of the six-dividing means 14; Decoding means having lock loop means 15; Line coding / decoding apparatus using a 5B / 6B block code comprising a.
제1항에 있어서, 상기 제1및 제2롬(3,10)은 프로그래머블 롬(PROM)인 것을 특징으로 하는 5B/6B 블록코드를 이용한 라인 코딩/디코딩 장치.The line coding / decoding apparatus using 5B / 6B block code according to claim 1, wherein the first and second ROMs (3,10) are programmable ROMs.
제1항에 있어서, 상기 제1및 제2플립플롭 수단(5,12)는 J-K 플립플롭인 것을 특징으로 하는 5B/6B 블록코드를 이용한 라인 코딩/디코딩 장치.2. Line coding / decoding device according to claim 1, characterized in that the first and second flip-flop means (5, 12) are J-K flip-flops.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.