KR950001532A - Video Histogram Processing Unit - Google Patents

Video Histogram Processing Unit Download PDF

Info

Publication number
KR950001532A
KR950001532A KR1019930009807A KR930009807A KR950001532A KR 950001532 A KR950001532 A KR 950001532A KR 1019930009807 A KR1019930009807 A KR 1019930009807A KR 930009807 A KR930009807 A KR 930009807A KR 950001532 A KR950001532 A KR 950001532A
Authority
KR
South Korea
Prior art keywords
image
histogram
control signal
output
input
Prior art date
Application number
KR1019930009807A
Other languages
Korean (ko)
Other versions
KR960009087B1 (en
Inventor
홍영기
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019930009807A priority Critical patent/KR960009087B1/en
Publication of KR950001532A publication Critical patent/KR950001532A/en
Application granted granted Critical
Publication of KR960009087B1 publication Critical patent/KR960009087B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/40Image enhancement or restoration using histogram techniques

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

입력되는 영상신호를 전기적인 신호의 화소값으로 출력하는 영상 디지타이저(30)와; 상기에서 입력되는 영상의 복잡단순함의 정도에 따라 영상의 1프레임 구간동안 히스토그램을 구할 것인지, 아니면 영상의 1필드구간동안 히스토그램을 구할 것인지를 선택하여 그에 해당하는 입력신호를 출력하는 입력부(10)와; 상기 입력부에서 출력되는 입력신호에 따라 영상의 1프레임동안 또는 영상의 1필드동안, 영상의 히스토그램을 구하기 위한 제어신호를 출력하는 중앙처리장치(20)와; 상기 영상 디지타이저에서 출력되는 화소값을 입력으로 하여 중앙처리장치에서 발생되는 제어신호에 따라 화소값의 분포를 구하는 히스토그래머(40)로 이루어지는 영상 히스토그램 처리장치는, 영상의 복잡, 단순함에 따라 영상 히스토그램을 구하는 방식을 선택하여 처리할 수 있도록 하여 경제적 시간적 소모를 감소하고, 영상의 히스토그램처리를 효율적으로 수행할 수 있다.An image digitizer 30 for outputting an input image signal as a pixel value of an electrical signal; An input unit 10 for selecting whether to obtain a histogram for one frame section of the image or a histogram for one field section of the image according to the degree of complexity of the input image, and output an input signal corresponding thereto; ; A central processing unit (20) for outputting a control signal for obtaining a histogram of an image during one frame or one field of the image according to the input signal output from the input unit; An image histogram processing apparatus including a histogram 40 that obtains a distribution of pixel values according to a control signal generated from a central processing unit by using a pixel value output from the image digitizer as an input. By selecting and processing the histogram method, economic and time consumption can be reduced, and the histogram processing of the image can be efficiently performed.

Description

영상 히스토그램 처리장치Video Histogram Processing Unit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 1 도는 이 발명의 실시예에 따른 영상 히스토그램 처리장치의 구성 블럭도이고, 제 2 도는 이 발명의 실시예에 따른 영상 히스토그램 처리장치의 히스토그래머의 상세 회로도이다.FIG. 1 is a block diagram of an image histogram processing apparatus according to an embodiment of the present invention, and FIG. 2 is a detailed circuit diagram of a histogram of an image histogram processing apparatus according to an embodiment of the present invention.

Claims (3)

입력되는 영상신호를 전기적인 신호의 화소값으로 출력하는 영상 디지타이저(30)와; 상기 영상 디지타이저(30)에서 입력되는 영상의 복잡단순함의 정도에 따라 영상의 1프레임 구간동안 히스토그램을 구할 것인지, 아니면 영상의 1필드 구간동안 히스토그램을 구할 것인지를 사용자가 선택하여 그에 해당하는 신호를 출력하는 입력부(10)와; 상기 입력부(10)에서 출력되는 입력신호에 따라 영상의 1프레임 동안 또는 영상의 1필드 동안 영상의 히스토그램을 구하기 위한 제어신호를 출력하는 중앙처리장치(20)와; 상기 영상 디지타이저(30)에서 출력되는 화소값을 입력으로 하여 중앙처리장치(20)에서 발생되는 제어신호에 따라 화소값의 분포를 구하는 히스토그래머(40)로 이루어지는 것을 특징으로 하는 영상 히스토그램 처리장치.An image digitizer 30 for outputting an input image signal as a pixel value of an electrical signal; The user selects whether to obtain a histogram for one frame section of the image or a histogram for one field section of the image according to the degree of complexity of the image input from the image digitizer 30, and outputs a corresponding signal. An input unit 10; A central processing unit (20) for outputting a control signal for obtaining a histogram of an image for one frame of the image or for one field of the image according to the input signal output from the input unit (10); An image histogram processing apparatus comprising: a histogram 40 configured to obtain a distribution of pixel values according to a control signal generated by the central processing unit 20 by inputting a pixel value output from the image digitizer 30. . 제 1 항에 있어서, 상기한 히스토그래머(40)는, 상기 중앙처리장치(20)와 영상 디지타이저(30)의 제어신호를 입력으로 하여 화소값에 따른 분포를 구하기 위한 제어신호를 출력하는 제어신호 발생부(46)와; 데이타버스를 통해 입력되는 화소값과 어드레스버스를 통해 입력되는 중앙처리장치(20)의 어드레스를 입력으로 하여 전송하는 송/수신부(41)와, 상기 송/수신부(41)의 출력단에 연결되어 제어신호 발생부(46)에서 출력되는 제어신호의 동작에 따라 화소값을 어드레스버스상에 출력하는 D플립플롭(42)과, 상기 D플립플롭(42)과 송/수신부(41)의 출력단에 연결되어 D플립플롭(42)에서 출력되는 화소값을 어드레스로 하여, 제어신호 발생부(46)에서 출력되는 메모리의 데이타를 읽기 위한 제어신호의 동작에 따라 화소값에 해당하는 어드레스에 저장되어 있는 데이타를 데이타버스상에 출력하는 메모리(43)와, 상기 메모리(43)의 출력단에 연결되어 출력되는 데이타를 입력으로 하여 제어신호 발생부(46)에서 출력되는 데이타를 증가시키기 위한 제어신호에 따라 입력된 데이타를 증가시켜 출력하여 다시 메모리에 저장하는 가산 및 지연부(44)와, 상기 가산 및 지연부(44)의 출력단에 연결되어 증가된 상태로 출력되는 데이타를 입력으로 하여 출력하는 버퍼(45)로 이루어지는 것을 특징으로 하는 영상 히스토그램 처리장치.2. The control according to claim 1, wherein the histogram 40 outputs a control signal for obtaining a distribution according to pixel values by inputting control signals of the CPU 20 and the image digitizer 30. A signal generator 46; It is connected to and controlled by a transmitter / receiver 41 for transmitting a pixel value input through a data bus and an address of the central processing unit 20 input via an address bus, and an output terminal of the transmitter / receiver 41. Connected to the D flip-flop 42 for outputting pixel values on the address bus according to the operation of the control signal output from the signal generator 46, and to the output terminals of the D flip-flop 42 and the transmitter / receiver 41. Data stored in the address corresponding to the pixel value according to the operation of the control signal for reading the data of the memory output from the control signal generator 46 with the pixel value output from the D flip-flop 42 as an address. Is inputted according to a control signal for increasing the data output from the control signal generator 46 by inputting the memory 43 for outputting the data on the data bus and the output data connected to the output terminal of the memory 43. An adder and delay unit 44 for increasing and outputting the stored data and storing the result in the memory; and a buffer 45 for inputting and outputting data output in an increased state connected to an output terminal of the adder and delay unit 44. Image histogram processing apparatus, characterized in that consisting of. 제 2 항에 있어서, 상기 제어신호 발생부(46)가 특정한 영상의 히스토그램을 구하는 경우에, 영상의 한프레임동안 상기한 D플립플롭(42)을 동작시키기 위한 제어신호(/BE)를 출력하는 것을 특징으로 하는 영상 히스토그램 처리장치.The method of claim 2, wherein when the control signal generator 46 obtains a histogram of a specific image, the control signal generator 46 outputs a control signal / BE for operating the D flip-flop 42 during one frame of the image. Image histogram processing apparatus, characterized in that. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930009807A 1993-06-01 1993-06-01 Devices disposing image histogram KR960009087B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930009807A KR960009087B1 (en) 1993-06-01 1993-06-01 Devices disposing image histogram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009807A KR960009087B1 (en) 1993-06-01 1993-06-01 Devices disposing image histogram

Publications (2)

Publication Number Publication Date
KR950001532A true KR950001532A (en) 1995-01-03
KR960009087B1 KR960009087B1 (en) 1996-07-10

Family

ID=19356599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009807A KR960009087B1 (en) 1993-06-01 1993-06-01 Devices disposing image histogram

Country Status (1)

Country Link
KR (1) KR960009087B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028819A (en) * 1999-09-27 2001-04-06 구광시 A high transparency polyester film with highly adhesive property
KR100834372B1 (en) * 2005-07-19 2008-06-02 엠텍비젼 주식회사 Histogram generating device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028819A (en) * 1999-09-27 2001-04-06 구광시 A high transparency polyester film with highly adhesive property
KR100834372B1 (en) * 2005-07-19 2008-06-02 엠텍비젼 주식회사 Histogram generating device

Also Published As

Publication number Publication date
KR960009087B1 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
KR880013390A (en) Magnified Video Image Generator
KR910019426A (en) Picture-in-Picture System for Television Receivers
KR970073008A (en) TV receiver
KR930024459A (en) Electronic zoom
KR950001532A (en) Video Histogram Processing Unit
US5787293A (en) Computer incorporating a power supply control system therein
US5835159A (en) Video special effect generator
KR960011228B1 (en) Image histogramer
KR970059876A (en) Central processing unit drive frequency automatic selection device and control method thereof
KR100188027B1 (en) Address generation circuit
KR100271158B1 (en) Apparatus and method for fast image binarization using multi-data bus
KR100223857B1 (en) Apparatus for general image format transformation
JP2638270B2 (en) Binary image coding circuit
KR930023858A (en) Device for continuous image data processing
KR940004573B1 (en) High speed data processor
KR880003519A (en) Double scanning image processing device for TV receiver
KR970016989A (en) On-key processing circuit with clear function of electronic calculator
KR910012906A (en) Operation Controller of Programmable Controller
KR900013393A (en) Region Classification Method and Circuit of Virtual Memory
KR920013190A (en) Thinning Process of Binary Image Data
JPS6480995A (en) Information processor
KR900000765A (en) High-speed processing circuit for data demand of POS system
KR910013885A (en) Interpolation Circuit in Television Receiver
KR960025058A (en) TIDBUS matching circuit of electronic exchange
KR950013277A (en) Specific pixel coordinate storage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee