KR950001499A - Refresh Control Circuit and Method of Dynamic Random Access Memory Device - Google Patents

Refresh Control Circuit and Method of Dynamic Random Access Memory Device Download PDF

Info

Publication number
KR950001499A
KR950001499A KR1019930012238A KR930012238A KR950001499A KR 950001499 A KR950001499 A KR 950001499A KR 1019930012238 A KR1019930012238 A KR 1019930012238A KR 930012238 A KR930012238 A KR 930012238A KR 950001499 A KR950001499 A KR 950001499A
Authority
KR
South Korea
Prior art keywords
refresh
write
state
execution flag
flag
Prior art date
Application number
KR1019930012238A
Other languages
Korean (ko)
Other versions
KR0176464B1 (en
Inventor
배광석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930012238A priority Critical patent/KR0176464B1/en
Publication of KR950001499A publication Critical patent/KR950001499A/en
Application granted granted Critical
Publication of KR0176464B1 publication Critical patent/KR0176464B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation

Abstract

본 발명은 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로를 공개한다. 그 회로는 라이트 플래그를 저장하기 위한 라이트 플래그 저장수단, 리플레쉬 플래그를 저장하기 위한 리플레쉬 플래그 저장수단, 상기 라이트 플래그와 리플레쉬 플래그를 입력하여 메모리의 라이트와 리플레쉬 동작의 우선순위를 결정하기 위한 우선순위 결정수단, 상기 우선순위 결정수단의 제1출력신호를 입력하여 라이트 실행 플래그를 발생하고 상기 우선순위 결정수단에 입력하기 위한 라이트 실행 플래그 발생수단, 상기 우선순위 결정수단의 제2출력신호를 입력하여 리플레쉬 실행 플래그를 발생하고 상기 우선순위 결정수단에 입력하기 위한 리플레쉬 실행 플래그 발생수단, 상기 라이트 실행 플래그신호와 리플레쉬 실행 플래그신호를 입력하여 상기 메모리를 제어하기 위한 메모리제어신호를 발생하고 상기 라이트 실행 플래그 저장수단, 상기 리플레쉬 실행 플래그 저장수단을 제어하기 위한 신호를 발생하는 메모리 제어신호 발생수단 및 상기 라이트 플래그 저장수단의 출력신호가 제2상태인 경우에 외부로 부터의 데이타를 상기 다이나믹 랜덤 억세스 메모리장치에 입력하기 위한 저장수단으로 구성되어 있다. 따라서, 메모리의 리플레쉬 제어를 효과적으로 할 수 있다.The present invention discloses a refresh control circuit of a dynamic random access memory device. The circuit is configured to determine priority of write and refresh operations of a memory by inputting the write flag storage means for storing the write flag, the refresh flag storage means for storing the refresh flag, and the write flag and the refresh flag. Priority determining means for generating the write execution flag by inputting the first output signal of the priority determining means and inputting the write execution flag to the priority determining means, and the second output signal of the priority determining means. Inputs a refresh execution flag generating means for generating a refresh execution flag and inputs it to said priority determining means, and a memory control signal for controlling said memory by inputting said write execution flag signal and a refresh execution flag signal; Means for storing the write execution flag; When the output signal of the memory control signal generation means and the write flag storage means for generating a signal for controlling the refresh execution flag storage means is input to the dynamic random access memory device from the outside It is composed of a storage means for. Therefore, the refresh control of the memory can be effectively performed.

Description

다이나믹 랜덤 액세스 메모리장치의 리플레쉬 제어회로 및 방법Refresh Control Circuit and Method of Dynamic Random Access Memory Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로의 블럭도.1 is a block diagram of a refresh control circuit of the dynamic random access memory device of the present invention.

Claims (3)

라이트 플래그를 저장하기 위한 라이트 플래그 저장수단, 리플레쉬 플래그를 저장하기 위한 리플레쉬 플래그 저장수단, 상기 라이트 플래그와 리플레쉬 플래그를 입력하여 메모리의 라이트와 리플레쉬 동작의 우선순위를 결정하기 위한 우선순위 결정수단, 상기 우선순위 결정수단의 제1출력신호를 입력하여 라이트 실행 플래그를 발생하고 상기 우선순위 결정수단에 입력하기 위한 라이트 실행 플래그 발생수단; 상기 우선순위 결정수단의 제2출력신호를 입력하여 리플레쉬 실행 플래그를 발생하고 상기 우선순위 결정수단에입력하기 위한 리플레쉬 실행 플래그 발생수단; 상기 라이트 실행 플래그신호와 리플레쉬 실행 플래그신호를 입력하여 상기 메모리를 제어하기 위한 메모리 제어신호를 발생하고 상기 라이트 실행 플래그 저장수단과 상기 리플레쉬 실행 플래그 저장수단을 제어하기 위한 신호를 발생하는 메모리 제어신호 발생수단 ; 상기 라이트 플래그 저장수단의 출력신호가 제2상태인 경우에 외부에 부터의 데이타를 상기 메모리에 입력하기 위한 저장수단을 구비한 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로.A write flag storing means for storing a write flag, a refresh flag storing means for storing a refresh flag, and a priority for determining a priority of write and refresh operations of a memory by inputting the write flag and refresh flag. Write execution flag generating means for inputting a first output signal of said determining means and said priority determining means to generate a write execution flag and input to said priority determining means; Refresh execution flag generating means for inputting a second output signal of said priority determining means to generate a refresh execution flag and inputting into said priority determining means; A memory control signal for generating the memory control signal for controlling the memory by inputting the write execution flag signal and the refresh execution flag signal and generating a signal for controlling the write execution flag storage means and the refresh execution flag storage means; Signal generating means; And a storage means for inputting data from the outside into the memory when the output signal of the write flag storage means is in the second state. 라이트 플래그를 저장하기 위한 라이트 플래그 저장수단, 리플레쉬 플래그를 저장하기 위한 리플레쉬 플래그 저장수단, 상기 라이트 플래그와 리플레쉬 플래그를 입력하여 메모리의 라이트와 리플레쉬 동작의 우선순위를 결정하기 위한 우선순위 결정수단; 상기 우선순위 결정수단의 제1출력신호를 입력하여 라이트 실행 플래그를 발생하고 상기 우선순위 결정수단에 입력하기 위한 라이트 실행 플래그 발생수단; 상기 우선순위 결정수단의 제2출력신호를 입력하여 리플레쉬 실행 플래그를 발생하고 상기 우선순위 결정수단에 입력하기 위한 리플레쉬 실행 플래그 발생수단; 상기 라이트 실행 플래그신호와 리플레쉬 실행 플래그신호를 입력하여 상기 메모리를 제어하기 위한 메모리 제어신호를 발생하고 상기 라이트 실행 플래그 저장수단과 상기 리플레쉬 실행 플래그 저장수단을 제어하기 위한 신호를 발생하는 메모리 제어신호 발생수단 ; 상기 라이트 플래그 저장수단의 출력신호가 제2상태인 경우에 외부로 부터의 데이타를 상기 메모리에 입력하기 위한 저장수단을 구비한 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어방법에 있어서, 상기 라이트 실행 플래그 저장수단의 출력신호와 리플레쉬 실행 플래그 저장수단의 출력신호가 제1상태이고 상기 리플레쉬 주기계수수단의 출력신호가 제1상태이고 외부로부터의 라이트 인에이블 신호가 제2상태인 경우와 상기 라이트 실행 플래그 저장수단의 출력신호와 리플레쉬 실행 플래그 저장수단의 출력신호가 제1상태이고 상기 리플레쉬 주기계수수단의 출력신호가 제2상태이고 외부로부터의 라이트 인에이블 신호가 제1상태인 경우는 라이트 또는 리플레쉬 제어를 수행하게 하고 상기 라이트 실행 플래그 저장수단의 출력신호와 리플레쉬 실행 플래그 저장수단의 출력신호중의 하나가 제1상태이고 상기 리플레쉬주기 계수수단의 출력신호가 제2상태이고 외부로 부터의 라이트 인에이블 신호가 제1상태인 경우는 수행하고 있는 동작을 수행하고 난후에 동작대기상태로 들러가고 상기 라이트 실행 플래그 저장수단의 출력신호와 리플레쉬 실행 플래그 저장수단의 출력신호가 제1상태이고 상기 리플레쉬 주기 계수수단의 출력신호가 제2상태이고 외부로 부터의 라이트 인에이블신호가 제2상태인 경우는 우선순위 결정수단에 의해서 결정된 우선순위에 의해서 우선순위가 높은 동작을 먼저 실행하고 그 다음 다른 동작을 수행하도록 하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어방법.A write flag storing means for storing a write flag, a refresh flag storing means for storing a refresh flag, and a priority for determining a priority of write and refresh operations of a memory by inputting the write flag and refresh flag. Determining means; Write execution flag generating means for inputting a first output signal of said priority determining means to generate a write execution flag and input to said priority determining means; Refresh execution flag generating means for inputting a second output signal of said priority determining means to generate a refresh execution flag and inputting into said priority determining means; A memory control signal for generating the memory control signal for controlling the memory by inputting the write execution flag signal and the refresh execution flag signal and generating a signal for controlling the write execution flag storage means and the refresh execution flag storage means; Signal generating means; A refresh control method of a dynamic random access memory device having a storage means for inputting data from the outside into the memory when an output signal of the write flag storage means is in a second state, the write execution flag storage The output signal of the means and the output signal of the refresh execution flag storage means are in the first state, the output signal of the refresh cycle counting means is in the first state, and the write enable signal from the outside is in the second state and the write execution When the output signal of the flag storage means and the output signal of the refresh execution flag storage means are in the first state, the output signal of the refresh cycle counting means is in the second state, and the write enable signal from the outside is in the first state, Or perform the refresh control and refresh the output signal of the write execution flag storage means. If one of the output signals of the execution flag storage means is the first state and the output signal of the refresh period counting means is the second state and the write enable signal from the outside is the first state, the operation is performed. After that, it goes to the operation standby state, the output signal of the write execution flag storage means and the output signal of the refresh execution flag storage means are in the first state, and the output signal of the refresh period counting means is in the second state, In the case where the write enable signal is in the second state, the operation of the dynamic random access memory device characterized in that the high priority operation is executed first and then another operation is performed according to the priority determined by the priority determining means. Flash control method. 제2항에 있어서, 상기 우선순위 결정수단의 우선순위 결정방법은 상기 라이트 플래그 저장수단, 상기 리플레쉬 저장수단의 각각의 출력신호들, 상기 라이브 실행 플래그 저장수단 및 상기 리플레쉬 플래그 저장수단의 각각의 출, 입력신호들이 제2상태, 제2상태, 제1상태, 제1상태, 제2상태, 제1상태인 경우는 라이트 제어를 우선적으로 수행하고 제2상태, 제2상태, 제1상태, 제1상태, 제1상태, 제2상태인 경우는 리플레쉬 제어를 우선적으로 수행하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어방법.3. The method of claim 2, wherein the priority determining method of the priority determining means comprises: the write flag storage means, the respective output signals of the refresh storage means, the live execution flag storage means, and the refresh flag storage means, respectively. When the input and output signals are in the second state, the second state, the first state, the first state, the second state, and the first state, the light control is first performed and the second state, the second state, and the first state. In the first state, the first state, and the second state, wherein the refresh control is performed preferentially. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930012238A 1993-06-30 1993-06-30 Reflash control circuit of dram KR0176464B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012238A KR0176464B1 (en) 1993-06-30 1993-06-30 Reflash control circuit of dram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012238A KR0176464B1 (en) 1993-06-30 1993-06-30 Reflash control circuit of dram

Publications (2)

Publication Number Publication Date
KR950001499A true KR950001499A (en) 1995-01-03
KR0176464B1 KR0176464B1 (en) 1999-05-15

Family

ID=19358479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012238A KR0176464B1 (en) 1993-06-30 1993-06-30 Reflash control circuit of dram

Country Status (1)

Country Link
KR (1) KR0176464B1 (en)

Also Published As

Publication number Publication date
KR0176464B1 (en) 1999-05-15

Similar Documents

Publication Publication Date Title
KR960012013A (en) Synchronous Semiconductor Memory
KR930010985A (en) Semiconductor memory device with low power data retention
KR900008436A (en) Digital audio signal generator and data processing device
KR960005605A (en) Semiconductor memory
KR930024011A (en) Semiconductor memory circuit
KR960025733A (en) DRAM refresh circuit
KR910003662A (en) Dynamic random access memory and its data recording method
KR910001771A (en) Semiconductor memory device
KR890016677A (en) Semiconductor memory
KR970071799A (en) Memory control circuit
KR860004349A (en) Process I / O Device of Sequence Controller
KR960025776A (en) Semiconductor Memory Reduces Power Consumption with a Shared Sense Amplifier Sense Lamp
KR950015394A (en) Static random access memory
KR960038979A (en) A dynamic semiconductor memory device capable of controlling a through current of an input buffer circuit with respect to an external input / output control signal
KR900013396A (en) DRAM controller
KR950001499A (en) Refresh Control Circuit and Method of Dynamic Random Access Memory Device
KR950004283A (en) Semiconductor memory device
KR930010977A (en) Dynamic Random Access Memory with Improved Operating Stability
KR100219491B1 (en) Automatic precharge bank selection circuit
KR940006351A (en) Data stretching device
KR850008238A (en) Semiconductor memory
KR970051210A (en) Semiconductor memory write method by successive write cycles
KR970076252A (en) Microcomputer
KR0172233B1 (en) Distribution type refresh mode control circuit
KR940008824A (en) Simultaneous Control Method of Multiple Robots

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee