KR950000962B1 - 레이저 다이오드의 제조방법 - Google Patents

Abstract

내용 없음.

Description

레이저 다이오드의 제조방법

제 1(a)~(d) 도는 종래의 레이저 다이오드의 제조공정도.

제 2(a)~(d) 도는 이 발명에 따른 레이저 다이오드의 제조공정도.

제 3 도는 이 발명에 따른 레이저 다이오드의 제조공정에서 에피택셜층들 성장시의 온도 구배를 나타내는 그래프.

제 4 (a)~(d) 도는 이 발명에 따른 레이저 다이오드의 제조에 이용되는 LPE 장치의 작동순서도이다.

이 발명은 레이저 다이오드의 제조방법에 관한 것으로, 특히 일단계의 에피택시공정에 의해 공정이 간단하고 수율을 크게 향상시킬 수 있는 레이저 다이오드의 제조방법에 관한 것이다.

일반적으로, LD는 가로모드(lateral mode)를 안성화시킴과 동시에 낮은 동작전류를 얻기 위해서는 보통 전류를 좁은 영역으로 접속시키게 되는데 한예로 V-채널 좌우에 전류차단층(current blocking layer)형성해주는 것을 들 수 있다. 이와같은 LD 구조를 인너스트라이프(inner stripe) 구조라고 부르는데, 인너스트라이프 LD의 성장을 위해서는 보통 2단계의 에피택시공정이 필요하게 된다. 즉, 기판에 1단계의 에피택시 공정에서 전류차단층을 성장시킨 후 에칭에 의해 채널을 형성해 준 다음 2단계의 에피택시 공정에서 이중 이종접합(Double Heterojunction) 구조를 성장시키게 된다.

그러나, 상기에서 2단계 에피택셜층들은 공기 노출 및 에칭후에 적층되므로 1단계 에피택시층들보다 결정의 결함이 많이 발생된다.

따라서, LD를 일단계의 액상에피택시(Liquid Phase Epitaxy ; 이하 LPE라 칭함)로 성장하는 방법이 카추미카시노등에 의해 "Japaness Journal of Applied Phisicy pp. L473~475, July, 1983"에 개시되었다.

제 1 도는 상기 일단계 LPE에 의한 종래 LD의 제조공정도이다.

제 1(a) 도를 참조하면, (100) 결정면을 가지는 N형 GaAs의 반도체 기판(11)의 소정부분을 〈11〉 방향으로 순 메사에칭(fourward mesa etching)한다.

제 1(b) 도를 참조하면, 상기 반도체기판(11)의 상부에 N형 및 P형 Al_xGa_1-XAs층의 제 1 및 제 2 전류차단층들(13),(15)을 적층한다. 상기에서 제 1 전류 차단층(13)은 LPE의 특성에 의해 상기 반도체 기판(11)의 메사표면에는 형성되지 않고 그 좌우에만 나머지 부분에서만 형성된다.

제 1(c) 도를 참조하면, 상기 제 2 차단층(15)을 불포화상태의 용융된 시료와 접촉시켜 인시튜(in situ) 용융에칭(melt etching)에 의해 〈11〉 방향을 가지는 V채널(16)을 형성한다. 일반적으로 GaAs이 AlGaAs보다 용융에칭속도가 10~15배 정도로 크므로 상기 메사표면의 제 2 전류 차단층(15)이 제거되어 노출되면 상기 반도체 기판(11)이 상기 제 2 전류차단층(15)보다 빠르게 식각되어 V채널(16)이 형성된다.

제 1(d) 도를 참조하면, 상기 제 2 전류차단층(15)의 표면에 N형 AL_yGa_1-yAs의 제 1 클래드층(17), N형 또는 P형 Al_zGa_1-zAs의 활성층(19), P형 Al_yGa_1-yAs의 제 2 클래드층(21) 및 P+형 GaAs의 캡층(23)을 적층한다. 상기에서 제 1 클래드층(17)은 V채널(16)에서 빠르게 성장하여 표면이 평탄하게 된다. 또한, 상기 활성층(19)의 굴절율을 상기 제 1 및 제 2 클래드층들(17),(21)보다 크게하여 발생되는 빛을 상기 활성층(19)으로 제한하며, 상기 제 1 클래드층(17)의 굴절율을 상기 제 1 및 제 2 전류차단층들(13),(15)보다 크게하여 활성층(19)에서 발생된 빛이 V-채널에 접속되도록 한다. 따라서, Al의 함유량을 나타내는 x,y 및 z는 1≥x≥y≥z≥0을 만족시켜야 한다. 그 다음, 상기 반도체기판(11)과 캡층(23)의 표면에 N형 및 P형 전극(25),(27)을 형성한다.

상술한 LD의 제조방법은 시료의 양을 조절하여 불포화된 용융된 시료에 의해 인시튜 용융 에칭하여 V채널을 형성한후 공기에 노출없이 에피택시 공정을 계속하므로 결정결함의 발생을 방지할 수 있다.

그러나, 상술한 LD는 반도체 기판에 메사가 순방향으로 형성되므로 토포그래피(topography)의 관점에서 볼때 볼록한 정도가 크지 않아 LPE성장 특성상 제 2 전류 차단층이 메사의 표면에 두껍게 형성된다. 또한, 용융용 시료의 불포화 상태를 시료의 양에 의해서 조절하게 되는데, 시료의 세정 및 에칭시 양의 변동등에 의해 용융용 시료의 불포화 상태가 무정확하게 된다. 그러므로, 상기 메사표면에 형성된 제 2 전류 차단층을 제거하기 위해 용융된 시료의 불포화정도를 크게 하여야 하고, 또한 불포화정도가 정확하지 않으므로 용융 에칭의 신뢰성이 낮아지는 문제점이 있었다.

따라서, 이 발명의 목적은 메사표면의 전류 차단층을 엷게 형성할 수 있는 LD의 제조방법을 제공함에 있다.

이 발명의 다른 목적은 온도 구배에 의해 용융식각을 하기 위한 용융된 시료의 불포화상태를 정확히 조절하여 용융에칭의 신뢰성을 향상시킬 수 있는 LD의 제조방법을 제공함에 있다.

이 발명의 또다른 목적은 전류 차단층의 Al 몰농도를 조절하여 동작모드를 다양하게 조절할 수 있는 LD의 제조방법을 제공함에 있다.

상기 목적들을 달성하기 위해 이 발명은 레이저 다이오드의 제조방법에 있어서, 역메사를 가지는 제 1 도전형의 반도체 기판표면에 제 2 도전형의 전류 차단층을 형성하는 제 1 공정과, 상기 역메사 상부에 형성된 전류 차단층과 이 역메사를 용융에칭하여 채널을 형성하는 제 2 공정과, 상기 남아있는 전류 차단층의 상부에 상기 채널을 메꾸도록 제 1 도전형의 제 1 클래드층을 형성하고 이 제 1 클래드층의 상부에 활성층, 제 2 도전형의 제 2 클래드층 및 제 2 도전형의 캡층을 순차적으로 적층하는 제 3 공정과, 상기 반도체 기판의 하부표면과 캡층의 상부에 제 1 및 제 2 도전형의 전극들을 형성하는 제 4 공정으로 이루어짐을 특징으로 한다.

이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.

제 2(a)~(d) 도는 이 발명의 일실시예에 따른 LD의 제조공정도이다. 상기에서 각층은 LPE 방법으로 형성한다.

제 2(a) 도를 참조하면, (100)의 결정면을 가지며, Si 또는 Te등의 불순물이 1E19~1E20 이온/㎤ 정도로 도핑된 N+형 GaAs의 반도체 기판(31)의 소정부분을 〈11〉 방향으로 메사에칭하여 역메사(reverse mesa ; 32)를 형성한다.

제 2(b) 도를 참조하면, 상기 반도체 기판(31)의 표면에 LPE 방법에 의해 Ge 또는 Zn등이 1E17~1E18 이온/㎤ 정도 도핑된 P형 Al_xGa_1-xAs의 전류차단층(33)을 성장한다. 이때, 상기 역메사(32)의 볼록한 정도가 매우 크므로 LPE 성장 특성상 역메사(32)의 표면에 전류 차단층(33)의 성장율이 매우 작아 얇게 성장된다.

제 2(c) 도를 참조하면, 상기 전류 차단층(33)을 불포화된 용융된 시료에 접촉시켜 용융에칭하여 채널(channel; 35)을 형성한다. 이때, 상기 역메사(32)의 표면이 노출되면 상기 전류 차단층(33)보다 역메사(32)가 빠르게 에칭되므로 상기 전류 차단층(33)들의 사이에 채널(35)이 형성된다. 상기에서 역메사(32)위의 전류차단층(33)이 상대적으로 얇게 성장이 되므로 역메사(32)가 빨리 노출되어 채널이 쉽게 형성되게 된다. 따라서, 전류차단층(33)의 Al 몰농도를 상대적으로 낮은 값으로도 선택 가능하므로, 결과적으로는 전류차단층의 Al 몰농도를 더 광범위하게 선택할 수 있게 된다.

제 2(d) 도를 참조하면, 상기 전류 차단층(33)의 표면에 N형 Al_yGa_1-yAs의 제1 클래드층(37), Al_zGa_1-zAs의 활성층(39), P형 Al_yGa_1-yAs의 제 2 클래드층(41) 및 P+형 GaAs의 캡층(43)을 순차적으로 성장한다. 상기에서 발생되는 빛을 활성층(39)에서 제한하기 위해서는 상기 제 1 및 제 2 클래드층들(37),(41)보다 굴절율이 크게 하여야 한다. 따라서, 상기 Al의 함유량을 나타내는 y와 z은 1≥y≥z≥0의 조건을 만족시켜야 한다. 또한, 상기제 1 클래드층(37)과 전류 차단층(33)의 몰농도에 따라 동작모드를 선택할 수 있게 된다. 즉, 상술한 LD는 상기 전류 차단층(33)과 제 1 클래드층(37)의 Al의 함유량을 나타내는 x와 y가 x〉y일때에는 인덱스가이딩(Index guiding) 모드, x=y일때에는 게인 가이딩(Gain guiding) 모드, x〈y일때에는 누설모드(leaky-mode)로 각각 동작된다.

제 3 도는 이 발명에 따른 LD의 제조공정에서 에피택셜층들을 성장할때의 온도구배(Temperature Profile)을 나타내고 있다.

상기에서 Tr은 상온(Room temperature)이고, T₁은 시료들을 용융시키고 용융에칭을 위한 용융된 시료를 균질화(homogenization)시키는 온도이며, T₂는 상기 용융에칭을 하기 위한 용융된 시료를 불포화시키고 에피택셜층들을 형성하기 위한 나머지 용융된 시료들을 균질화시키는 온도이고, T₃는 상기 전류 차단층(33)이 형성되는 온도이며, T₄는 상기 불포화되어 있는 용융된 시료에 의해 용융식각되는 온도이며, T₅는 제 1 클래드층(37)등을 비롯한 에피택셜층들이 성장되기 시작하는 온도이다.

제 4(a)~(d) 도는 이 발명에 따른 LD의 제조에 이용되는 LPE 장치의 작동순서도이다. 상기 LPE 장치는 본 출원인이 특허출원한 대한민국 특허출원 91-7955 호(발명의 명칭 : 액상에피택시장치 및 에피택셜층의 성장방법)에 개시되어 있다. 제 3 도를 이용하여 LPE 장치의 작동순서를 설명한다.

제 4(a) 도를 참조하면, 상기 시료용기부(50)에 다수개 형성된 시료용기들(51),(52),(53),(54),(55),(56)에 비정질 또는 다결정 상태의 시료들을 담는다. 상기에서 첫번째 시료용기(51)는 상기 LD의 전류 제한층(33)을 형성하기 위한 시료를, 두번째 시료용기(52)는 상기 반도체 기판(31)의 역메사(32)을 용융에칭하기 위한 시료를, 나머지 시료용기들(53),(54),(55),(56)은 상기 LD의 나머지층들(39),(41),(43),(45)을 순차적으로 형성하기 위한 시료들이 담겨져 있다. 상기 시료들에 열을 가하여 온도 T₁에서 용융시킨다. 상기에서 시료들의 양을 충분히하여 포화상태로 용융되도록 한다.

제 4(b) 도를 참조하면, 상기 시료용기부(50)를 이동시켜 상기 두번째 시료용기(52)에 있는 용융식각을 위한 용융된 시료를 접촉홈부(60)의 두번째 분배홈(62)에 채운다. 이때, 상기 나머지 분배홈들(51),(53),(54),(55),(56)에는 에피택셜층들을 형성하기 위한 용융된 시료들이 채워지지 않는다. 그 다음, 상기 온도 T₁에서 두번째 분배홈(52)의 용융된 시료를 충분히 균질화한다.

제 4(c) 도를 참조하면, 상기 시료용기부(50)를 반대방향으로 이동시켜 나머지 시료용기들(51),(53),(54),(55),(56)에 있는 용융된 시료들을 나머지 분배홈들(61),(63),(64),(65),(66)에 채운다. 이때, 상기 두번째 시료용기(52)와 두번째 분배홈(62)이 분리된다. 그 다음, 열을 더 인가하여 온도 T₂에서 나머지 분배홈들(61),(63),(64),(65),(66)에 있는 에피택셜층들을 성장시키기 위한 용융된 시료들을 충분히 균질화시킨다. 이때, 상기 두번째 분배홈(62)에 있는 용융된 시료는 불포화 상태가 된다.

제 4(d) 도를 참조하면, 상기 시료용기부(50)를 상기 반대방향으로 이동시켜 상기 시료용기들(51),(53),(54),(55),(56)가 분배홈들(61),(63),(64),(65),(66)을 분리시킨다. 그 다음 온도를 일정한 속도로 하강시켜 온도 T₃에서 첫번째 분배홈(61)속의 용융된 시료가 적정한 과포화 상태가 되면 기판홈(71)이 상기 첫번째 분배홈(61)가 일치되도록 슬라이더(70)를 상기 반대방향으로 이동시켜 반도체 기판(31)의 표면에 전류 차단층(33)을 형성시킨다.

그후, 계속해서, 기판홈(71)을 나머지 분배홈들(52),(53),(54),(55),(56)과 차례대로 일치되도록 상기 슬라이더(70)를 반대방향으로 이동시켜 상기 반도체 기판(31)을 용융된 시료들과 소정시간 접촉시킨다. 상기에서 두번째 분배홈(62)을 상기 기판홈(71)과 일치시킬때의 온도 T₄를 상기 온도 T₁보다 높게하여 상기 용융에칭을 하기 위한 용융된 시료를 불포화 상태가 되도록 하여 용융에칭이 가능토록 한다.

또한, 온도 T₅는 상기 온도 T₂에서 균질화된 나머지 용융된 시료들을 과포화(Supersaturation)상태가 되도록 하여 상기 나머지 분배홈들(63),(64),(65),(66)이 상기 기판홈(71)과 일치될때 상기 반도체 기판(31)에 에피택셜층이 형성되도록 한다.

상술한 바와같이 역메사를 가지는 반도체 기판상에 LPE 방법으로 전류차단층을 형성하면 성장특성에 의해 상기 메사의 표면에는 거의 성장되지 않으므로 불포화 상태인 용융된 시료를 용융에칭할때 AlGaAs보다 GaAs가 빠르게 에칭되는 것을 이용하여 채널을 형성하고, 계속해서 제 1 클래드층을 비롯한 에피택셜층들을 순차적으로 형성한다. 상기에서 전류 차단층과 제 1 클래드층의 Al 몰농도를 조절하여 동작모드를 제어할 수 있다.

따라서, 이 발명은 반도체 기판의 역메사표면에 전류차단층이 얇게 형성되므로 용융에칭에 의해 채널을 쉽게 형성할 수 있는 이점이 있다. 또한, 용융에칭을 하기 위한 용융된 시료의 불포화상태를 온도 구배에 의해 쉽고 정확하게 조절할 수 있으므로 용융에칭의 신뢰성을 향상시킬 수 있는 이점이 있다. 그리고, 전류차단층의 Al 몰농도를 임의로 조절하여 원하는 동작모드를 갖도록 할 수 있는 이점이 있다.

상술한 바와같이 이 발명의 실시예에서 반도체 기판을 N형 GaAs로 보였으나 이 발명의 사상과 틀림이 없이 P형 GaAs 또는 InP 및 GaP등의 다른 화합물 반도체로도 실시할 수 있다.

Claims (9)

1. 레이저 다이오드의 제조방법에 있어서, 역메사를 가지는 제 1 도전형의 반도체 기판 표면에 제 2 도전형의 전류차단층을 형성하는 제 1 공정과, 상기 역메사 상부에 형성된 전류차단층과 이 역메사를 용융에칭하여 채널을 형성하는 제 2 공정과, 상기 남아있는 전류 차단층의 상부에 상기 채널을 메꾸도록 제 1 도전형의 제 1 클래드층을 형성하고 이 제 1 클래드층의 상부에 활성층, 제 2 도전형의 제 2 클래드층 및 제 2 도전형의 캡층을 순차적으로 적층하는 제 3 공정과, 상기 반도체 기판의 하부표면과 캡층의 상부에 제 1 및 제 2 도전형의 전극들을 형성하는 제 4 공정으로 이루어지는 레이저 다이오드의 제조방법.
2. 제 1 항에 있어서, 상기 제 1 공정에서 제 3 공정까지 일단계의 액상 에피택시공정으로 형성되는 레이저 다이오드의 제조방법.
3. 제 1 항에 있어서, 상기 반도체 기판이 GaAs인 레이저 다이오드의 제조방법.
4. y제 1 항에 있어서, 상기 전류 제한층을 Al_xGa_1-xAs로, 클래드층을 Al_yGa_1-yAs로 형성하는 레이저 다이오드의 제조방법.
5. 제 4 항에 있어서, 상기 전류 제한층 및 클래드층의 Al몰농도의 조절에 의해 동작모드를 제어할 수 있는 레이저 다이오드의 제조방법.
6. 제 5 항에 있어서, 상기 x가 y보다 크도록 형성하는 레이저 다이오드의 제조방법.
7. 제 5 항에 있어서, 상기 x와 y가 같도록 형성하는 레이저 다이오드의 제조방법.
8. 제 5 항에 있어서, 상기 x가 y보다 작도록 형성하는 레이저 다이오드의 제조방법.
9. 제 1 항에 있어서, 상기 용융에칭에 이용되는 용융된 시료를 균질화할 때 보다 높은 온도에서 하는 레이저 다이오드의 제조방법.