KR940017443A - Cell speed matching processing device of Asynchronous Protocol (ATM) protocol physical layer and its operation method - Google Patents

Cell speed matching processing device of Asynchronous Protocol (ATM) protocol physical layer and its operation method Download PDF

Info

Publication number
KR940017443A
KR940017443A KR1019920024195A KR920024195A KR940017443A KR 940017443 A KR940017443 A KR 940017443A KR 1019920024195 A KR1019920024195 A KR 1019920024195A KR 920024195 A KR920024195 A KR 920024195A KR 940017443 A KR940017443 A KR 940017443A
Authority
KR
South Korea
Prior art keywords
cell
atm
block
physical layer
oam
Prior art date
Application number
KR1019920024195A
Other languages
Korean (ko)
Other versions
KR960003224B1 (en
Inventor
전종암
이승희
신영석
최문기
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019920024195A priority Critical patent/KR960003224B1/en
Publication of KR940017443A publication Critical patent/KR940017443A/en
Application granted granted Critical
Publication of KR960003224B1 publication Critical patent/KR960003224B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM프로토콜의 하부기반을 담당하는 물리계층의 기능 중 핵심 기능인 셀 속도 정합 장치 및 그 운용 방법에 관한 것으로, ATM프로토콜의 하부기반을 담당하는 물리계층의 기능 중 핵심 기능인 셀 속동정합 방법과 그 처리장치에 관한 것으로서 CCITT에서 표준화된 SDH 기반의 물리계층과 셀 기반의 물리계층구조에 공통으로 적용할 수 있는 구조이므로 물리계층의 기반구조에 상관없이 이러한 기능을 광대역 종합 정보 통신망을 구성하는 각종 장치인 ATM 스위치, ATM 망 종단장치 및 ATM단말 정합 장치등에 활용할 수 있는 효과가 있다.The present invention relates to a cell speed matching device, which is a core function of the physical layer, which is in charge of the underlying infrastructure of the ATM protocol, and a method of operating the same. And its processing apparatus, which can be commonly applied to the SDH-based physical layer and the cell-based physical layer structure standardized by CCITT, so that these functions can be configured regardless of the physical layer infrastructure. It can be used for various devices such as ATM switch, ATM network termination device and ATM terminal matching device.

Description

비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합처리장치 및 그 운용방법Cell speed matching processing device of Asynchronous Protocol (ATM) protocol physical layer and its operation method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 송신 셀 정합 기능블럭, 제2도는 수신 셀 정합부 기능블럭, 제9도는 셀 기반 물리계층 수신 셀 정합 제어기능 흐름도, 제10도는 SDH 기반 물리계층 송신 셀 정합 제어기능 흐름도.1 is a transmission cell matching function block, FIG. 2 is a reception cell matching function block, FIG. 9 is a cell based physical layer receiving cell matching control flow chart, and FIG. 10 is a SDH based physical layer transmission cell matching control flow chart.

Claims (7)

ATM계층으로 부터 전달 된 셀을 버퍼링하고 있다가 제어신호에 따라 전달하는 ATM셀 전달 블럭(1), 물리 계층관리 평면으로 부터 전달된 OAM 셀을 버퍼링하고 있다가 제어 신호에 따라 전달하는 OAM셀 전달 블럭(2), 전달된 ATM셀과 물리 계층 OAM셀이 없을 경우 제어 신호에 따라 유휴 셀을 전달하는 유휴 셀 생성 블럭(3), 송신부의 전체 기능을 제어하는 송신 셀 정합부 제어 블럭(4), 상기 송신 셀 정합부 제어 블럭(4)으로 부터의 제어 신호에 따라 상기 ATM, OAM, 유휴 셀을 다중화하는 멀티플렉서(5)를 구비하고 있는 물리 계층 셀 속도 정합 기능 송신부와, 수신 셀의 종류 분류 및 전달 기능을 제공하는 수신 셀 분류 블럭(6), 수신부의 전체 기능을 제어하는 수신 셀 정합부 제어블럭(7), 상기 수신 셀 분류 블럭(6)에 연결되어 분류된 OAM셀을 저장하고 있다가 물리 계층 관리 평면으로 전달하는 OAM셀 수신 블럭(8), 상기 수신 셀 분류 블럭(6)에 연결되어 분류된 ATM셀을 저장하고 있다가 물리 계층 관리 평면으로 전달하는 ATM셀 수신 블럭(9)을 구비하는 물리계층의 셀 속도 정합 기능 수신부를 구비하고 있는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합 처리 장치.ATM cell delivery block (1), which buffers the cell transmitted from the ATM layer and transmits it according to the control signal, and OAM cell delivery, which buffers the OAM cell delivered from the physical layer management plane and delivers it according to the control signal Block (2), idle cell generation block (3) for transmitting idle cells in accordance with control signals in the absence of delivered ATM cells and physical layer OAM cells, and transmit cell matcher control block (4) for controlling the overall functionality of the transmitter; And a physical layer cell rate matching function transmitter having a multiplexer 5 for multiplexing the ATM, OAM, and idle cells according to a control signal from the transmitter cell matcher control block 4, and classifying the type of receiver cell. And a receiving cell classification block 6 providing a forwarding function, a receiving cell matching block control block 7 controlling the entire function of the receiving unit, and an OAM cell classified and connected to the receiving cell classification block 6. Autumn physical system OAM cell receiving block (8) for delivering to the layer management plane, ATM cell receiving block (9) for storing the classified ATM cells connected to the receiving cell classification block (6) and forwarding to the physical layer management plane And a cell rate matching function receiving unit of a physical layer, wherein the cell rate matching processing device for an asynchronous communication network (ATM) protocol physical layer. 제1항에 있어서, 상기 유휴 셀 생성 블럭(3)은, 셀 클럭(Cell_Clk)을 3바이트 클럭 지연시키는 3바이트 클럭 지연 수단(31)과, 상기 3바이트 클럭 지연수단(31)으로 부터의 지연된 신호와 셀헤더 클럭(HDR_Clk)신호를 인가받아 앤드 연산하는 앤드 수단(35)과, 상기 앤드수단(35)의 연산 신호와 상기 셀 헤더 클럭신호를 인가받아 전송하는 주기적으로 유휴 셀 데이타 흐름인 ICD〔7:0〕를 생성하여 출력하는 버퍼링 수단(36)을 구비하고 있는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합 처리 장치.2. The idle cell generation block (3) according to claim 1, wherein the idle cell generation block (3) comprises three byte clock delay means (31) for delaying a cell clock (Cell_Clk) by three bytes and a delay from the three byte clock delay means (31). ICD which is a periodic idle cell data flow which receives and transmits the signal and the cell header clock (HDR_Clk) signal and performs the AND operation, and receives and transmits the operation signal and the cell header clock signal of the AND means 35. And a buffering means (36) for generating and outputting [7: 0], wherein the cell rate matching processing device for the asynchronous communication network (ATM) protocol physical layer. 제1항에 있어서, 상기 송신 셀 정합부 제어 블럭(4)은, PHY_DATA_REQ신호를 인가받아 ACT_RDY(ATM셀 전송 대기)신호를 발생하며 ATM셀을 계수하기 위한 ATM셀 계수수단(41), OAM_DATA_REQ신호를 인가받아 OCT_RDY(OAM셀 전송 대기)신호를 발생하며 OAM셀을 계수하기 위한 OAM셀 계수수단(42), 및 상기 ATM셀 계수수단(41)과 OAM셀 계수수단(42)의 출력신호 ACT_RDY와 OCT_RDY를 인가하여 선택신호 (S)를 출력하는 송신 셀 정합 제어수단(43)을 구비하고 있는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합 처리 장치.The transmitting cell matching unit control block (4) according to claim 1, wherein the transmitting cell matching unit control block (4) receives an PHY_DATA_REQ signal to generate an ACT_RDY (ATM cell transmission wait) signal and counts ATM cells 41 and OAM_DATA_REQ signals for counting ATM cells. OAM cell counting means 42 for generating an OCT_RDY (OAM cell transmission wait) signal and counting OAM cells, and output signals ACT_RDY and the ATM cell counting means 41 and OAM cell counting means 42; And a cell matching control means (43) for applying an OCT_RDY to output a selection signal (S). A cell rate matching processing apparatus for an asynchronous communication network (ATM) protocol physical layer. 제1항에 있어서, 상기 셀 분류수단(6)은, 유휴 셀헤더 및 물리계층 OAM셀 헤더의 패턴을 저장하고 있다가 분류된 셀의 종류가 ATM셀인 경우 ACD(ATM샐 데이터)신호를, OAM셀인 경우 OCD(OAM셀 데이타)신호를, 유휴 셀이나 무휴 셀인 경우 둘다 소거되어야 할 종류의 셀이므로 ICD신호를 상기 수신 셀 정합부 제어블럭(7)에 전달하는 수신 셀 분류 수단(61), 셀 경계추출부에서 전달되는 셀 데이타 흐름인 CUD〔7:0〕를 저장하고 있다가 상기 수신 셀 정합부 제어블럭(7)으로 부터 제어신호를 받아 CUD′〔7:0〕를 전달하는 FIFO로서 최대 1셀 이하의 데이타만 저장하는 기능을 제공하는 1셀 FIFO(62)을 구비하고 있는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합 처리 장치.2. The cell sorting means (6) according to claim 1, wherein said cell sorting means (6) stores patterns of idle cell headers and physical layer OAM cell headers, and when the sorted cell is an ATM cell, an ACD (ATM sal data) signal is generated. Receiving cell sorting means 61 for transmitting an OCD (OAM cell data) signal in the case of a cell, and in the case of an idle cell or an idle cell, the ICD signal is transmitted to the receiving cell matching unit control block 7 because both of the cells are to be erased. A FIFO that stores CUD [7: 0], which is a cell data flow transmitted from the boundary extractor, receives control signals from the control block 7 of the reception cell matching unit, and transmits CUD '[7: 0]. A cell rate matching processing device for an asynchronous protocol (ATM) protocol physical layer, characterized by comprising a one-cell FIFO (62) providing a function of storing only data of one cell or less. 제1항에 있어서, 셀 송수신 블럭은 하나의 피포와 피포제어기를 구비하고 있는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합 처리 장치.2. The apparatus of claim 1, wherein the cell transmit / receive block comprises one packet and a packet controller. ATM 셀 전달 블럭(1), OAM 셀 전달 블럭(2), 유휴 셀 생성블럭(3), 송신 셀 정합부 제어 블럭(5), 수신 셀 분류 블럭(6), 수신 셀 정합부 제어 블럭(7), OAM셀 수신 블럭(8), ATM셀 수신블럭(9)을 구비하는 비동기 통신망(ATM)프로토콜 물리계층의 셀 속도 정합 처리 장치의 송신 셀 정합 제어수단의 운용 방법에 있어서, 송신 셀 속도 정합부로 전달되는 시점에서 ATM 셀을 대기하고 있는 가를 조사하는 제1단계(101,102), 상기 제1단계(101,102)수행후, ATM셀의 수를 계수하는 ACC(ATM Cill Counter)의 값이 26보다 클 경우 전달 대기 중인 물리 계층 OAM셀이 OAM셀 전달 블럭(2)내에 있으면 이를 전달하고, 없으면 유휴 셀을 전달하는 제2단계(103 내지 106)에 의해 수행되고, 수신 셀 정합부 제어블럭의 제어 방법에 있어서, 셀 경계 상태가 준동기 상태에서 추적상태로 빠지는가를 조사하는 제3단계(301,302), 상기 제3단계(301,302)수행후, 추적상태가 아니면 수신 셀 종류를 찾아 유휴 셀 데이타와 OCD이면 셀을 전송하고 리턴하는 제4단계(303 내지 307), 상기 제3단계(301,302)수행후, 추적 상태에 빠졌으면, FIFO내의 유휴 정보는 전부 전송한 후 FIFO를 리셋하고 리셋된 FIFO가 추턱상태를 빠져나오면 수신 셀 정합 제어블럭(7)은 셀 경계 추출부로 나오는 CDEL_Clk 신호를 시점으로하여 바이트 단위의 FIFO쓰기 작업을 시작하고 상기 제4단계로 복귀하는 제5단계(309 내지 313)로 이루어지는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 셀 속도 정합 처리 장치의 운용 방법.ATM cell transfer block (1), OAM cell transfer block (2), idle cell generation block (3), transmit cell matcher control block (5), receive cell sorter block (6), receive cell matcher control block (7) A method of operating a transmission cell matching control means of a cell rate matching processing device of an asynchronous protocol network (ATM) protocol physical layer including an OAM cell receiving block 8 and an ATM cell receiving block 9 ACC (ATM Cill Counter), which counts the number of ATM cells after performing the first step (101,102) and the first step (101,102), which checks whether the ATM cell is waiting at the time of transmission to the negative, is greater than 26 In the case where the physical layer OAM cell waiting to be delivered is in the OAM cell delivery block 2, the physical layer OAM cell is delivered by the second step (103 to 106). A method for investigating whether the cell boundary state falls from the quasi-synchronous state to the tracking state After performing the third step (301, 302), the third step (301, 302), the fourth step (303 to 307), and the third step of transmitting and returning the cell if the idle cell data and the OCD if the receiving cell type is not in the tracking state After execution, if the tracking state is lost, the idle information in the FIFO is transmitted, the FIFO is reset, and when the reset FIFO exits the threshold state, the reception cell matching control block 7 sends the CDEL_Clk signal to the cell boundary extraction unit. And a fifth step (309 to 313) of starting a FIFO write operation in units of bytes at the time point and returning to the fourth step. ATM셀 전달 블럭(1), OAM셀 전달 블럭(2), 유휴 셀 생성블럭(3), 송신 셀 정합부 제어 블럭(5), 수신 셀 분류 블럭(6), 수신 셀 정합부 제어블럭(7), OAM셀 수신 블럭(8), ATM셀 수신 블럭(9)을 구비하는 비동기 통신망(ATM)프로토콜 물리계층의 셀속도 정합 처리 장치의 SDH(Synchronous Digital Hierarchy)기반 물리계층의 경우 셀 정합제어수단의 운용 방법에 있어서, ATM셀 전달 블럭(1)내에 전달 대기 중인 셀이 없을 경우 유휴 셀 생성 블럭(3)으로 부터 유휴 셀을 전달하는 제1단계(201 내지 204)로 이루어지는 송신 셀 정합 제어 수단의 제어 방법과, 셀 경계 추출 상태가 추적 상태인가를 조사하는 제2단계(401,402), 상기 제2단계(401,402)수행 후, 추적상태가 아닐경우 수신 셀을 종류를 파악하여 ICD(유휴 셀 데이타)이면 셀을 제거하고 리턴하며 ICD가 아니면 ATM셀을 전송하고 리턴하는 제3단계 (403 내지 406), 상기 제2단계(401,402)수행 후, 추적상태이면 데이타는 FIFO가 비어있지 않을 경우 셀 클럭(Cell_Clk)에 맞추어 읽어내게 되며 피포에 쓰기를 시작하며 상기 제3단계(403 내지 406)로 이루어지는 수신 셀 정합 제어 수단의 제어방법으로 이루어지는 것을 특징으로 하는 비동기 통신망(ATM)프로토콜 셀 속도 정합 처리 장치의 운용 방법.ATM cell transfer block (1), OAM cell transfer block (2), idle cell generation block (3), transmit cell matcher control block (5), receive cell sorter block (6), receive cell matcher control block (7) Cell matching control means in case of SDH (Synchronous Digital Hierarchy) based physical layer of cell rate matching processing device of Asynchronous Protocol (ATM) protocol physical layer including OAM cell receiving block 8 and ATM cell receiving block 9 In the operating method of the present invention, the transmission cell matching control means comprising the first step (201 to 204) for transferring the idle cell from the idle cell generation block (3) when there is no cell waiting to be transferred in the ATM cell transfer block (1). After the second step (401, 402) and the second step (401, 402) performing the second step (401, 402) to check whether the cell boundary extraction state is the tracking state, the ICD (idle cell data) is determined by identifying the type of the receiving cell. ) Removes and returns the cell; otherwise, sends and returns an ATM cell. After performing the third step (403 to 406) and the second step (401, 402), if the tracking state, the data is read in accordance with the cell clock (Cell_Clk) when the FIFO is not empty and starts writing to the popo. A method of operating an asynchronous communication network (ATM) protocol cell speed matching processing device, characterized by comprising a control method of a reception cell matching control means (403 to 406). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920024195A 1992-12-14 1992-12-14 Cell rate interface apparatus and its method of atm protocol physical layer KR960003224B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024195A KR960003224B1 (en) 1992-12-14 1992-12-14 Cell rate interface apparatus and its method of atm protocol physical layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024195A KR960003224B1 (en) 1992-12-14 1992-12-14 Cell rate interface apparatus and its method of atm protocol physical layer

Publications (2)

Publication Number Publication Date
KR940017443A true KR940017443A (en) 1994-07-26
KR960003224B1 KR960003224B1 (en) 1996-03-07

Family

ID=19345485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024195A KR960003224B1 (en) 1992-12-14 1992-12-14 Cell rate interface apparatus and its method of atm protocol physical layer

Country Status (1)

Country Link
KR (1) KR960003224B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238403B1 (en) * 1997-06-30 2000-01-15 김영환 Apparatus of interfacing between physical layers of atm switching system
KR20030053353A (en) * 2001-12-22 2003-06-28 엘지전자 주식회사 Data handler for virtual concatenation in SDH network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238403B1 (en) * 1997-06-30 2000-01-15 김영환 Apparatus of interfacing between physical layers of atm switching system
KR20030053353A (en) * 2001-12-22 2003-06-28 엘지전자 주식회사 Data handler for virtual concatenation in SDH network

Also Published As

Publication number Publication date
KR960003224B1 (en) 1996-03-07

Similar Documents

Publication Publication Date Title
US5144619A (en) Common memory switch for routing data signals comprising ATM and STM cells
US5625625A (en) Method and apparatus for partitioning data load and unload functions within an interface system for use with an asynchronous transfer mode system
EP0544975B1 (en) Time slot management system
CA2134017C (en) Network bridge
KR940017455A (en) ATM multiplexer
CA2124610C (en) Integrated user network interface device
JPH07321823A (en) Device with multi-casting function
US5210750A (en) Method and apparatus for distributed queue multiple access in a communication system
US20110276731A1 (en) Dual-port functionality for a single-port cell memory device
JPH07321822A (en) Device with multi-casting function
KR940017443A (en) Cell speed matching processing device of Asynchronous Protocol (ATM) protocol physical layer and its operation method
US6810042B1 (en) Method of queuing traffic to many destinations covering a wide range of transmission speeds while minimizing buffer size
KR960003225B1 (en) Atm multiplexing processor according to qos grade
KR0164104B1 (en) Atm cell processor for multimedia client
US6665298B1 (en) Reassembly unit and a method thereof
JP2521368B2 (en) Packet adapter device for ATM
KR100335692B1 (en) Method for multiplexing in asynchronous transfer mode cell by using first in first out
JP3178411B2 (en) Shaping circuit
KR100317132B1 (en) Multicast cell processor in ATM line card of ATM switching system
KR0175571B1 (en) How to Create a Forward Performance Monitoring Operation and Maintenance Cell
KR950000671B1 (en) Cell multiplexing device in asynchronous transfer mode
KR100382361B1 (en) High-speed virtual channel merge capable asynchronous transfer mode system and method for classifying virtual channel merge cell thereof
KR100219232B1 (en) Apparatus for receiving the data by using a fifo queue in utopia interface
US6151303A (en) Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment
KR970002748B1 (en) Inner cell generator in atm switch

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee