KR940012864A - Cyclic margin inspection device that can distinguish block boundaries - Google Patents

Cyclic margin inspection device that can distinguish block boundaries Download PDF

Info

Publication number
KR940012864A
KR940012864A KR1019920021400A KR920021400A KR940012864A KR 940012864 A KR940012864 A KR 940012864A KR 1019920021400 A KR1019920021400 A KR 1019920021400A KR 920021400 A KR920021400 A KR 920021400A KR 940012864 A KR940012864 A KR 940012864A
Authority
KR
South Korea
Prior art keywords
polynomial
bit
modulo
driving
shift register
Prior art date
Application number
KR1019920021400A
Other languages
Korean (ko)
Other versions
KR950005816B1 (en
Inventor
이범철
강구홍
박권철
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019920021400A priority Critical patent/KR950005816B1/en
Publication of KR940012864A publication Critical patent/KR940012864A/en
Application granted granted Critical
Publication of KR950005816B1 publication Critical patent/KR950005816B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 순환 부호(Cyclic Code)를 사용하는 착오 검출 정정 방식의 하나인 순환 여유 검사 (Cyclic Redundancy Check : CRC)에서 순환 부호의 블럭 경계를 알 수 없을 때에 순환 부호가 내포된 비트열을 한비트마다 연속적으로 연산하여 블럭의 경계를 출력하는 순환 여유 검사 장치에 관한 것으로, r(r은 자연수)비트의 확인 비트와 m(m은 r보다 큰 자연수) 비트의 메시지 비트로 구성된 n(n은 r+m인 자연수) 비트의 블럭 부호로서 생성 다항식 G(x)=xr+…+1를 사용하는 순환 여유 검사 장치에 있어서; 초기에는 논리 레벨 ‘0’로 n비트가 모두 초기화되어 있고, 복호되어질 비트 열을 n 비트 쉬프트시켜 출력하는 n비트 쉬프트 레지스터 수단(21)과, 상기 n비트 쉬프트 레지스터 수단(21)에 연결되어 상기 n비트 쉬프트 레지스터 수단(21)에서 출력되는 비트가 논리레벨 ‘1’이면 n 비트의 블럭 코드의 최상위비트인 xn-1를 생성 다항식으로 모듈로 2 나누기를 하여 남은 나머지를 한 비트 상위 비트 방향으로 쉬프트한 C(x)x={ar-1Xr-1+ar-2Xr-2+a2X2+a1X1+a0}x를 구동시키고 상기 n비트 쉬프트 레지스터 수단(21)에서 출력되는 비트가 논리 레벨 ‘0’이면 C(x)x=0를 구동시키는 보상 다항식 구동수단(22)과, 상기 생성다항식인 G(x)=xr+…+1를 구동시키는 생성 다항식 구동 수단(24)과, 복호되어질 비트열을 입력하여 상기 생성 다항식 구동 수단(24)에서 구동된 G(x)로 모듈로2 나누기를 하여 남은 나머지를 상기 보상 다항식 구동 수단 (24)에서 구동된 다항식으로 모듈로2 빼기를 한 뒤 상기 생성 다항식 구동 수단(24)에서 구동된 G(x)로 모듈로2 나누기를 하여 나머지를 상위 비트 순서로 상기 생성 다항식 구동 수단(24)으로 출력되는 비트가 논리레벨 ‘1’일 때만 상기 생성 다향식 구동 수단(24)에서 생성 다항식을 구동하게 하는 모듈로2 빼기 및 모듈로2 나눔 수단 (23)을 구비한 것을 특징으로 한다.According to the present invention, when a block boundary of a cyclic code is unknown in a cyclic redundancy check (CRC), which is one of error detection and correction methods using a cyclic code, a bit string containing a cyclic code is included in one bit. It is a cyclic redundancy check device that outputs the boundary of a block by successive calculations every time.N (n is r + is a block code of bits generated by the polynomial G (x) = x r +... A cyclic margin inspection apparatus using +1; Initially, all n bits are initialized to a logic level '0', and are connected to the n-bit shift register means 21 for outputting the bit string to be decoded by n-bit shift and the n-bit shift register means 21. If the bit output from the n-bit shift register means 21 is the logic level '1', x n-1 , which is the most significant bit of the block code of n bits, is generated by dividing the modulo polynomial by two into the module. Shifted to C (x) x = {a r-1 X r-1 + a r-2 X r-2 + a2X 2 + a 1 X 1 + a 0 } x and the n-bit shift register means ( 21, the compensated polynomial driving means 22 for driving C (x) x = 0 and the generated polynomial G (x) = x r +. The generated polynomial driving means 24 for driving +1 and the bit string to be decoded are input to divide the modulo 2 by G (x) driven by the generating polynomial driving means 24 to compensate the remaining polynomial driving. Subtracts modulo 2 with the polynomial driven by the means 24, and then modulates modulo 2 by G (x) driven by the generating polynomial driving means 24 to produce the remainder in the higher bit order. 24 is provided with a modulo 2 subtraction and a modulo 2 dividing means 23 for driving the generating polynomial in the generating multidirectional driving means 24 only when the bit outputted to 24 is a logic level '1'. .

Description

블럭 경계의 구분이 가능한 순환 여유 검사 장치Cyclic margin inspection device that can distinguish block boundaries

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제2도는 본 발명의 블럭 구성도.2 is a block diagram of the present invention.

Claims (5)

r(r은 자연수)비트의 확인 비트와 m(m은 r보다 큰 자연수) 비트의 메시지 비트로 구성된 n(n은 r+m인 자연수) 비트의 블럭 부호로서 생성 다항식 G(x)=xr+…+1를 사용하는 순환 여유 검사 장치에 있어서; 초기에는 논리 레벨 ‘0’로 n비트가 모두 초기화되어 있고, 복호되어질 비트 열을 n 비트 쉬프트시켜 출력하는 n비트 쉬프트 레지스터 수단(21)과, 상기 n비트 쉬프트 레지스터 수단(21)에 연결되어 상기 n비트 쉬프트 레지스터 수단(21)에서 출력되는 비트가 논리레벨 ‘1’이면 n 비트의 블럭 코드의 최상위비트인 xn-1를 생성 다항식으로 모듈로2 나누기를 하여 남은 나머지를 한 비트 상위 비트 방향으로 쉬프트한 C(x)x={ar-1Xr-1+ar-2Xr-2+a2X2+a1X1+a0}x를 구동시키고 상기 n비트 쉬프트 레지스터 수단(21)에서 출력되는 비트가 논리 레벨 ‘0’이면 C(x)x=0를 구동시키는 보상 다항식 구동수단(22)과, 상기 생성 다항식인 G(x)=xr+…+1를 구동시키는 생성 다항식 구동 수단(24)과, 복호되어질 비트열을 입력하여 상기 생성 다항식 구동 수단(24)에서 구동된 G(x)로 모듈로2 나누기를 하여 남은 나머지를 상기 보상 다항식 구동 수단 (24)에서 구동된 다항식으로 모듈로2 빼기를 한 뒤 상기 생성 다항식 구동 수단(24)에서 구동된 G(x)로 모듈로2 나누기를 하여 나머지를 상위 비트 순서로 상기 생성 다항식 구동 수단(24)으로 출력하여 출력되는 비트가 논리레벨 ‘1’일 때만 상기 생성 다항시 구동 수단(24)에서 생성 다항식을 구동하게 하는 모듈로2 빼기 및 모듈로2 나눔 수단 (23)을 구비한 것을 특징으로 하는 블럭 경계의 구분이 가능한 순환 여유 검사 장치.Generated as a block code of n (n is a natural number of r + m) bits consisting of a check bit of r (r is a natural number) bit and m (m is a natural number greater than r) bit. Polynomial G (x) = x r + … A cyclic margin inspection apparatus using +1; Initially, all n bits are initialized to a logic level '0', and are connected to the n-bit shift register means 21 for outputting the bit string to be decoded by n-bit shift and the n-bit shift register means 21. If the bit output from the n-bit shift register means 21 is the logic level '1', x n-1 , which is the most significant bit of the n- bit block code, is divided by modulo 2 by the polynomial. Shifted to C (x) x = {a r-1 X r-1 + a r-2 X r-2 + a2X 2 + a 1 X 1 + a 0 } x and the n-bit shift register means ( 21, the compensated polynomial driving means 22 for driving C (x) x = 0 and the generated polynomial G (x) = x r +. The generated polynomial driving means 24 for driving +1 and the bit string to be decoded are input to divide the modulo 2 by G (x) driven by the generating polynomial driving means 24 to compensate the remaining polynomial driving. Subtracts modulo 2 with the polynomial driven by the means 24, and then modulates modulo 2 by G (x) driven by the generating polynomial driving means 24 to produce the remainder in the higher bit order. And a modulo 2 subtractor and a modulo 2 divider 23 for causing the generation polynomial driving means 24 to drive the generation polynomial only when the bit outputted to the output 24 is a logic level '1'. Cyclic margin inspection device which can distinguish block boundary to be. 제1항에 있어서, 상기 N비트 쉬프트 레지스터 수단 (21)은, 40비트 쉬프트 레지스터인 것을 특징으로 하는 블럭 경계의 구분이 가능한 순환 여유 검사 장치.The apparatus of claim 1, wherein the N-bit shift register means (21) is a 40-bit shift register. 제1항에 있어서, 상기 보상 다항식 구동부 (22)는, 상기 모듈로2 빼기/모듈로2 나눔수단 (23) 내의 논리합 소자에 연결되는 신호라인인 것을 특징으로 하는 블럭 경계의 구분이 가능한 순환 여유 검사 장치.2. The circulating margin of claim 1, wherein the compensation polynomial driving unit 22 is a signal line connected to a logical sum element in the modulo 2 subtraction / modulo 2 dividing means 23. Inspection device. 제1항에 있어서, 상기 모듈로2 빼기/ 모듈로2 나눔수단(23)은, 상기 보상 다항시 구동부(22)로 부터의 신호를 인가하는 6개의 배타적 논리합 수단(25 내지 30)과, 상기 8개의 D 플립-플롭(31 내지 38)을 구비하고 있는 것을 특징으로 하는 블럭 경계의 구분이 가능한 순환 여유 검사 장치.The method of claim 1, wherein the modulo 2 subtraction / modulo 2 dividing means (23) comprises: six exclusive logical sum means (25 to 30) for applying a signal from the driving part (22) during the compensation polynomial; Eight D flip-flops (31 to 38) is provided, characterized in that the circumference margin inspection apparatus that can distinguish the block boundary. 제1항에 있어서, 상기 생성다항식 구동수단(24)은, 상기 모듈로2 빼기/모듈로2 나눔수단(23)으로 부터의 출력신호를 인가받아 상기 모듈로2 빼기/모듈로2 나눔수단(23)으로 피드백시키도록 한 라인인 것을 특징으로 하는 블럭 경계의 구분이 가능한 순환 여유 검사 장치.The method according to claim 1, wherein the generated polynomial driving means 24 receives an output signal from the modulo 2 subtraction / modulo 2 dividing means 23 and receives the modulo 2 subtraction / modulo 2 dividing means ( 23) A cyclic margin inspection apparatus capable of distinguishing block boundaries, characterized in that the line is fed back to. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920021400A 1992-11-13 1992-11-13 Cyclic redundancy check apparatus KR950005816B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920021400A KR950005816B1 (en) 1992-11-13 1992-11-13 Cyclic redundancy check apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920021400A KR950005816B1 (en) 1992-11-13 1992-11-13 Cyclic redundancy check apparatus

Publications (2)

Publication Number Publication Date
KR940012864A true KR940012864A (en) 1994-06-24
KR950005816B1 KR950005816B1 (en) 1995-05-31

Family

ID=19343141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920021400A KR950005816B1 (en) 1992-11-13 1992-11-13 Cyclic redundancy check apparatus

Country Status (1)

Country Link
KR (1) KR950005816B1 (en)

Also Published As

Publication number Publication date
KR950005816B1 (en) 1995-05-31

Similar Documents

Publication Publication Date Title
DE3473365D1 (en) Single error correction circuit for system memory
KR950009434A (en) Cyclic Redundancy Check (CRC) Synchronizer
JP3279624B2 (en) 1-bit error correction circuit based on CRC operation
KR900008785A (en) Decoding device of BCH code
KR910013755A (en) Decoding method and apparatus of BCH code
KR940012864A (en) Cyclic margin inspection device that can distinguish block boundaries
ES2099789T3 (en) DIVIDING DEVICE TO DIVIDE A FIRST POLYNOMY BY A SECOND POLYNOMY.
KR960701537A (en) METHOD AND DEVICE FOR DETECTING A CYCLIC CODE
KR960006290A (en) Bit-Sequential Parallel Comparator
KR960015197A (en) High Speed Dynamic Binary Incrementer
KR100244452B1 (en) Data error check circuit and method thereof
KR970022702A (en) Parallel Cyclic Redundancy Check (CRC) Encoder
SU401994A1 (en) DEVICE FOR DETERMINATION OF MINORANT BINARY CODES
JPS642293B2 (en)
JPS58137053A (en) Encoder circuit
KR940020213A (en) Data conversion method and circuit for performing the same
SU620972A1 (en) Arrangement for shifting to the left by p digits reed-muller (n, k) codes
JP2757716B2 (en) Huffman code decoding circuit
SU1300462A1 (en) Device for adding
SU714390A1 (en) Information display
KR970022751A (en) 4-bit parallel cyclic redundancy check (CRC) decoder
KR930018866A (en) Reed-Solomon Decoder
KR950020104A (en) CRC (Circulation Free Inspection) device that can distinguish block boundary from byte synchronized data
KR910009076B1 (en) Universal pulse generator
JPH06202857A (en) Remainder calculation circuit for binary number

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee