KR940011660B1

KR940011660B1 - Watch-dog circuit

Info

Publication number: KR940011660B1
Application number: KR1019920013382A
Authority: KR
Inventors: 이강복
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1992-07-25
Filing date: 1992-07-25
Publication date: 1994-12-23
Also published as: KR940002684A

Abstract

The circuit supports a function to control a time constant (RC value) to provide a standard watch-dog timer for a micro computer system. A rectifier circuit (20) rectifies a strobe pulse generated from a CPU (10). When the CPU is in an abnormal state, the CPU does not generate any pulse. In the case, the rectifier circuit (20) also does not generate any signal, then an oscillator (30) generates a reset signal to the CPU. In the normal case of the CPU, the oscillator (30) stops the oscillating.

Description

Watchdog circuit

제1도는 본 발명에 따른 블럭도.1 is a block diagram according to the present invention.

제2도는 본 발명에 따른 제1실시예 회로도.2 is a circuit diagram of a first embodiment according to the present invention;

제3도는 본 발명에 따른 제2실시예 회로도.3 is a circuit diagram of a second embodiment according to the present invention;

본 발명은 마이크로 컴퓨터를 사용하는 시스템에서의 워치독 회로에 관한 것으로, 특히 상기 마이크로 컴퓨터를 사용하는 각 시스템의 특성에 맞게 시정수를 조절하여 시스템 신호를 제공할 수 있는 워치독 회로에 관한 것이다.The present invention relates to a watchdog circuit in a system using a microcomputer, and more particularly, to a watchdog circuit capable of providing a system signal by adjusting a time constant according to the characteristics of each system using the microcomputer.

일반적으로 워치독 타이머는 마이크로 컴퓨터를 사용하는 시스템에서 마이크로 컴퓨터의 동작상태에 따라 일정 주기별로 소정 신호를 발생하여 CPU로 제공토록 되어 있다.In general, the watchdog timer generates a predetermined signal at a predetermined period in accordance with the operation state of the microcomputer in a system using the microcomputer and provides the same to the CPU.

이때 CPU는 상기 워치독 타이머의 출력신호를 받아 시스템 전체를 일정주기로 점검토록 되어 있다.At this time, the CPU receives the output signal of the watchdog timer and checks the entire system at a predetermined cycle.

그러나 워치독 타이머는 단말 제품마다 특성 및 기능에 있어 차이가 있으므로 제품특성에 맞게 시정수(RC값 변경)를 조정하는 등 회로구성 및 운용방식이 다르게 설계되어야 하는 문제점이 있었다.However, the watchdog timer has a problem in that the circuit configuration and operation method should be designed differently, such as adjusting the time constant (change RC value) according to the characteristics of the product because there is a difference in characteristics and functions for each terminal product.

따라서 본 발명의 목적은 단말 시스템이 다르더라도 표준화된 워치독 타이머를 제공할 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit that can provide a standardized watchdog timer even if the terminal system is different.

본 발명의 다른 목적은 워치독 타이머의 품질을 향상시킬 수있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit that can improve the quality of the watchdog timer.

상기 목적을 수행하기 위한 본 발명은 중앙처리장치로부터 발생되는 구형파 신호를 정류하는 정류회로와, 상기 정류회로의 출력으로 상기 중앙처리장치가 정상 출력일때 발진이 중단되고 비정상 출력일때 발진을 하는 발진회로로 구성됨을 특징으로 한다.The present invention for performing the above object is a rectifying circuit for rectifying the square wave signal generated from the central processing unit, and the output of the rectifying circuit oscillation circuit is stopped when the central processing unit is a normal output and oscillation when the abnormal output Characterized in that consisting of.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 블럭도로서, 중앙처리장치(10)로부터 정상 및 비정상 상태에 따른 스트로브 펄스를 정류하는 정류회로(20)와, 상기 정류회로(20)의 출력으로부터 상기 중앙처리장치(10)가 정상인 출력일 때 발진을 중지하고 비정상일때 발진을 하여 상기 중앙처리장치(10)로 리세트 신호를 제공하는 발진회로(30)로 구성된다.1 is a block diagram according to the present invention, which includes a rectifying circuit 20 for rectifying strobe pulses according to normal and abnormal states from the central processing unit 10, and the central processing unit (from the output of the rectifying circuit 20). The oscillation circuit 30 is configured to stop oscillation when 10) is a normal output and provide a reset signal to the CPU 10 by performing oscillation when the output is abnormal.

제2도는 제1도의 구체회로도로서, 상기 발진회로(30)를 트랜지스터를 사용한 예이고, 제3도는 연산증폭기를 사용한 예시도이다.FIG. 2 is a specific circuit diagram of FIG. 1, in which an oscillation circuit 30 is used as a transistor, and FIG. 3 is an exemplary diagram using an operational amplifier.

따라서 본 발명의 구체적 일실시예를 제1도-제3도를 참조하여 상세히 설명하면, 중앙처리장치(10)가 비정상시 스트로브 펄스가 발생되지 않고 정상시 스트로브 펄스가 발생된다. 이를 저항(R1)과 캐패시터(C1) 및 다이오드(D1,D2)로 구성된 정류회로(20)에서 정류가 된다. 여기서 스트로브 펄스가 없으면 출력이 없고, 스트로브 펄스가 있으면 발진회로(30)를 구동할 일정 출력을 발생한다.Therefore, when a specific embodiment of the present invention is described in detail with reference to FIGS. 1 to 3, the CPU 10 does not generate a strobe pulse when it is abnormal and generates a strobe pulse when it is normal. This is rectified in the rectifier circuit 20 composed of the resistor R1, the capacitor C1, and the diodes D1, D2. If there is no strobe pulse, there is no output, and if there is a strobe pulse, a constant output for driving the oscillation circuit 30 is generated.

즉, 제2도 입력단(ST)으로부터 일정한 구형파 펄스가 들어오면 상기 펄스는 캐패시터(C1), 다이오드(D2)를 통하여 캐패시터(C2)에 충전된다. 상기 충전전압은 트랜지스터(T1)를 온(ON)시키며, 상기 트랜지스터(T1)가 온되면 트랜지스터(T2)가 오프되어 트랜지스터(T2)의 에미터 'B'점(출력단)의 전압은 "로우"상태가 된다. 만약 시스템이 비정상적인 상태가 되어 CPU(10)에서 일정한 구형파 펄스가 중지(또는 일정한 시간 이상 나오지 않음) 캐패시터(C2)에 충전되었던 전압은 저항(R3)→트랜지스터(T1)→저항(R6)를 통하여 방전하게 된다.That is, when a constant square wave pulse is input from the second input terminal ST, the pulse is charged to the capacitor C2 through the capacitor C1 and the diode D2. The charging voltage turns on the transistor T1. When the transistor T1 is turned on, the transistor T2 is turned off so that the voltage at the emitter 'B' point (output terminal) of the transistor T2 is “low”. It becomes a state. If the system is in an abnormal state and a constant square wave pulse is stopped (or does not come out for a predetermined time) from the CPU 10, the voltage charged to the capacitor C2 is changed from the resistor R3 to the transistor T1 to the resistor R6. Discharge.

이 방전전압이 트랜지스터(T1)의 동작전압 이하로 떨어지게 되면, 트랜지스터(T1)는 오프된다. 상기 트랜지스터(T1)가 오프되면 트랜지스터(T2)는 온되어 상기 트랜지스터(T2)의 에미터('B'점) 전압이 "하이"가 되어 CPU(10)에 리세트 펄스가 가해진다. 또한 상기 하이전압은 저항(R2)를 통하여 캐패시터(C2)에 충전되고, 캐패시터(C2)의 충전전압이 다시 트랜지스터(T1)을 온시키고 트랜지스터(T2)를 오프시켜 상기 'B'점의 출력을 다시 "로우"상태로 변화시킨다. 이런 과정을 되풀이 하여 발진회로(30)는 발진을 한다.When this discharge voltage falls below the operating voltage of the transistor T1, the transistor T1 is turned off. When the transistor T1 is turned off, the transistor T2 is turned on so that the emitter ('B' point) voltage of the transistor T2 becomes "high" and a reset pulse is applied to the CPU 10. In addition, the high voltage is charged to the capacitor C2 through the resistor R2, and the charging voltage of the capacitor C2 turns on the transistor T1 again and turns off the transistor T2 to output the output of the 'B' point. Change back to the "low" state. By repeating this process, the oscillation circuit 30 oscillates.

상기 회로를 사용하는데 있어 저항(R2)과 캐패시터(C2)의 조정으로 시스템의 기능 및 특성에 맞게 사용할 수 있다.In using the circuit, the resistor R2 and the capacitor C2 can be adjusted to suit the function and characteristics of the system.

제3도에 의한 제2실시예에는 입력단(ST)으로부터 일정한 구형파 펄스가 정류회로(20)에 들어오면 상기 펄스는 캐패시터(C1), 다이오드(D2)를 통하여 캐패시터(C2)에 충전된다. 이때 정류회로(20)의 출력단(B)점의 전위는 발진회로(30)의 연산증폭기(OP)의 기준전압단 'C'점(Reference전압)의 전압보다 높아 연산증폭기(OP)의 출력전압(D점)을 "로우"상태로 유지시켜 준다. 그러나 CPU(10)의 동작이 비정상상태가 되어 구형파 펄스가 중지(또는 일정시간 이상 나오지 않음)된다면 캐패시터(C2)의 전압은 저항(R2)을 통하여 방전이 시작되며, 일정시간 후 'B'의 전압이 "C"점의 전압보다 낮아지게 되어 연산증폭기(OP)의 출력전압(D점)이 "하이"상태가 되어 CPU(10)에 리세트 펄스가 가해진다.In the second embodiment of FIG. 3, when a constant square wave pulse enters the rectifier circuit 20 from the input terminal ST, the pulse is charged to the capacitor C2 through the capacitor C1 and the diode D2. At this time, the potential of the output terminal (B) of the rectifier circuit 20 is higher than the voltage of the reference voltage terminal 'C' point (Reference voltage) of the operational amplifier OP of the oscillation circuit 30 is higher than the output voltage of the operational amplifier (OP) Keep D point low. However, if the operation of the CPU 10 becomes abnormal and the square wave pulse is stopped (or does not come out for a predetermined time), the voltage of the capacitor C2 starts to discharge through the resistor R2. The voltage becomes lower than the voltage at the point "C" so that the output voltage (point D) of the operational amplifier OP becomes "high", and a reset pulse is applied to the CPU 10.

연산증폭기(OP)의 출력전압(D점)이 "하이"상태가 되면 "C"점의 전압은 기준전압보다 증가하게 되어 출력전압은 저항(R2)을 통하여 캐패시터(C2)에 충전을 하게 된다. 이 충전 전압은 일정시간 후 다시 연산증폭기(OP)의 출력전압(D점)을 "로우"상태로 만들어준다. 이러한 과정을 되풀이 하여 발진회로(30)은 동작하게 된다. 따라서 제품의 특성의 변화시 저항(R2,R3,R5), 캐패시터(C2)값을 변화시켜 각 시스템에 맞게 사용된다.When the output voltage (point D) of the operational amplifier (OP) becomes "high", the voltage at point "C" increases from the reference voltage. The output voltage is charged to the capacitor C2 through the resistor R2. This charging voltage causes the output voltage (point D) of the operational amplifier (OP) to become "low" again after a certain time. By repeating this process, the oscillation circuit 30 operates. Therefore, the resistance (R2, R3, R5) and capacitor (C2) values are changed to suit each system when the product characteristics change.

상술한 바와 같이 표준화된 회로를 사용함으로써 설계 시간을 단축할 수 있고 표준화된 회로를 사용함으로써 제품 품질을 향상시키며 원가절감할 수 있는 이점이 있다.As described above, the use of standardized circuits can reduce design time and the use of standardized circuits can improve product quality and reduce costs.

Claims

A system watchdog timer circuit having a central processing unit (CPU), comprising: a rectifying circuit (20) for rectifying strobe pulses in accordance with normal and abnormal states from the central processing unit (10), and the output of the rectifying circuit (20) From the oscillation circuit 30, which stops oscillation when the central processing unit 10 is a normal output, and oscillates when the central processing unit 10 is abnormal and provides a reset signal to the central processing unit 10. .

The oscillator circuit 30 connects the capacitor C2 and the resistors R2 and R3 to the output terminal of the rectifier circuit 20, and the base of the transistor T1 from the resistor R3. Connect the collector of the transistor T1 to the base of the transistor T2, and ground the resistors R5 and R6 to the emitters of the transistors T1 and T2 through the resistors R2. Watchdog circuit, characterized in that connected to the emitter of the transistor (T2).