KR940010499B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR940010499B1 KR940010499B1 KR1019920000660A KR920000660A KR940010499B1 KR 940010499 B1 KR940010499 B1 KR 940010499B1 KR 1019920000660 A KR1019920000660 A KR 1019920000660A KR 920000660 A KR920000660 A KR 920000660A KR 940010499 B1 KR940010499 B1 KR 940010499B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide film
- conductivity type
- forming
- field oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 239000012298 atmosphere Substances 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 45
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract description 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래기술에 따른 제조공정도.
제 2 도는 본 발명에 따른 제조공정도.
본 발명은 반도체 장치의 제조방법에 관한 것으로 특히 LOCOS(Local Oxidation of Silicon)구조의 제조방법에 관한 것이다.
LOCOS공정을 실시할 경우 산화마스크가 형성되지 않은 기판영역에서 산소가 확산 또는 실리콘 기판 안쪽으로의 운동에 의해 산화물과 실리콘 기판의 계면으로 들어가서 산화가 일어나게 된다. 상기와 같은 과정으로 산화막이 형성되기 때문에 소정두께의 산화막이 완성된 후에는 산화된 기판과 산화되지 않은 기판 표면이 소정의 단차를 갖게 된다.
특히 바이씨모오스(BICMOS) 제조공정과 같이 동일 영역상에 2회의 LOCOS공정을 실시할 경우에는 실리콘 기판 표면의 단차가 매우 심각한 문제로 대두된다.
제 1(a)-(f) 도는 종래의 LOCOS 구조를 갖는 반도체 장치의 제조공정도로서,바이씨모오스의 제조공정을 예로 한다.
먼저 제 1a 도에 도시한 바와 같이, p형 실리콘 기판(1) 상면에 제 1 패드산화막(3)과 제 1 질화막(5)을 순차적으로 적층한 후 소정의 포토레지스트 패턴(7)을 형성한 다음, 상기 포토레지스트 패턴(7)을 마스크로 하여 상기 기판(1) 표면이 노출될때까지 상기 질화막(5) 및 산화막(3)을 식각한 후 n형의 불순물을 이온주입하는 공정이 수행된다.
그 다음 제 1b 도에 도시된 바와 같이, 포토레지스트 패턴(7)을 제거한 다음 열산화공정을 실시하여 제 1 필드산화막(9)을 형성한 후 상기 기판(1)상에 잔류된 질화막(5) 및 패드산화막(3)을 제거한 다음, 상기 기판(1) 상부로 부터 p형 불순물을 이온주입하는 제조공정이 수행된다. 상기 열산화 공정시 상기 제 1a 도의 이온주입공정에 의한 이온주입영역이 확산되어 제1n형 매몰 확산층(11)이 형성된다.
다음 제 1c 도에 도시된 바와 같이, 소정의 열처리공정을 실시하여 상기 제 1b 도에서의 이온주입영역을 확산시킴에 의해 제1p형 매몰 확산층(13)을 형성한 다음, 상기 제 1 필드 산화막(9)을 제거하는 제조공정이 수행된다. 여기서 열처리공정은 질소분위기, 1150℃의 온도에서 5시간 정도 진행된다. 상기 제 1a 도 내지 제 1c 도에 도시한 제1 LOCOS공정의 수행 후에 상기 제 1 필드산화막(9)을 제거함에 의해 실리콘 기판(1) 표면에 a만큼의 단차가 형성된다.
다음 제 1d 도에 도시된 바와 같이, 상기 기판(1) 상면에 에피택시(epitaxy) 기술을 이용하여 단결정 실리콘층(15)을 형성한 다음, 상기 단결정 실리콘층(15) 상면에 제 2 패드산화막(17)과 제 2 질화막(19)을 형성한 후, 상기 제 1a 도의 패턴과 동일한 포토레지스트 패턴(21)을 형성한 뒤 노출된 상기 제 2 질화막(19) 및 제 2 패드산화막(17)을 식각하고, 그 다음 상기 기판(1) 상부로 부터 n형 불순물을 이온주입하는 제조공정이 수행된다.
그 다음 제 1e도에 도시된 바와 같이, 상기 포토레지스트 패턴(21)을 제거한 다음 열산화 공정을 실시하여 제 2 필드산화막(23)을 형성한 후, 제 2 질화막(19) 및 제 2 산화막(17)을 제거한 다음, 상기 기판(1) 상부로 부터 p형 불순물을 이온주입하는 제조공정이 수행된다. 상기 열산화 공정에 의해 제2n형 매몰확산층(25)이 형성된다.
그 다음 제 1d 도에 도시된 바와 같이, 소정의 열처리공정을 실시하여 상기 제 1e 도에서의 이온주입영역을 확산시킴에 의해 제2p형 매몰 확산층(27)을 형성한 다음 상기 제 2 필드산화막(23)을 제거하는 공정이 수행된다. 여기서 열처리공정을 질소분위기, 1100℃의 온도에서 3시간 정도 진행된다.
상기 제 1d 도 내지 제 1f 도에 도시한 제2 LOCOS공정의 수행 후에 상기 제 2 필드산화막(23)을 제거함에 의해 실리콘 기판(1) 표면에 b만큼의 단차가 형성된다.
전술한 바와 같이, 종래 기술에 따라 제1 및 제2 LOCOS공정을 수행하게 되면 기판 표면의 수직단차가 커지게 되며, 상기한 수직단차가 심하면 후속공정에서 사진식각 공정이 실시될 경우 저단차 영역과 고단차 영역의 미세공정이 용이하지 못한 문제점이 있었다.
또한 단차가 커지게 되면 박막 공정시 불균일한 박막이 형성되며, 단차영역에 배선으로 이용되는 도전층이 형성될 경우 그 부분이 전기적으로 취약해지는 문제점이 있었다.
따라서 본 발명의 목적은 반도체 장치의 제조장법에 있어서, LOCOS공정에 의한 단차를 최소화하기 위한 제조방법을 제공함에 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치의 제조방법은 LOCOS법에 의한 필드 상화막을 형성한 후 주입된 이온을 확산시켜 매몰 확산영역을 형성하기 위한 열처리공정이, 주입된 불순물을 확산시키기 위한 질소분위기의 과정 및 상기 기판을 열산화시키는 습식분위기의 과정이 연속적으로 이루어지는 열처리과정임을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제 2(a)-(g) 도는 본 발명에 따른 LOCOS구조를 갖는 반도체 장치의 제조공덩도로서, 바이씨모오스의 제조공정을 예로 한다.
먼저 상기 제 2a 도에 도시된 바와 같이, 제 1 필드산화막(33)과 제1n형 매몰 확산층(35)이 형성된 p형 실리콘 기판(31)을 출발물질로 하여 상기 기판(31) 상부로 부터 p형 불순물을 이온주입하는 제조공정이 수행된다.
그 다음 제 2b 도에 도시된 바와 같이, 상기 기판(31)을 열처리함으로써 제1p형 매몰 확산층(37)을 형성함과 아울러 기판(31) 표면을 열산화시켜 제 1 열산화막(39)을 형성하는 열처리공정이 수행된다. 여기서 상기 열처리공정은, 먼저 질소(N2)분위기의 1150℃ 온도에서 5시간정도 수행된 후 연속하여, 산소(O2)와 수소(H2)가 각각 5ℓ/min, 7.5ℓ/min의 유량으로 공급되는 습식분위기에서 1000℃의 온도로 40분 정도 수행된다. 상기 습식분위기의 열처리 결과, 제 1 필드산화막(33)이 형성된 영역보다 상기 필드산화막(33)이 형성되지 않은 기판 영역에 상대적으로 두꺼운 제 1 열산화막(39)이 형성된다. 그 이유는, 두꺼운 제 1 필드산화막(33)을 통과하여 실리콘 기판(31)의 계면에 도달하는 산소의 양보다 제1p형 매몰 확산층(37)의 표면에 형성되어지는 얇은 산화막을 통과하여 실리콘 기판(31)의 계면에 도달되는 산소의 양이 더 많으므로, 결과적으로 상기 제1p형 매몰 확산층(37)의 상부영역이 상기 제1n형 매몰 확산층(35)의 상부영역보다 더 많이 산화막으로 변환되기 때문이다. 상기 제 1 열산화막(39)은, 후속되는 공정에서 상기 필드산화막(33)의 제거시 같이 제거되며, 그 두께는 상기 제 1 열산화막(39)과 제1p형 매몰 확산층(37)의 계면이 상기 필드산화막(33)과 제1n형 매몰 확산층(35)의 계면과 나란할 수 있도록 형성하는 것이 바람직하다. 즉, 제1 LOCOS공정에서 표면단차가 형성된 기판을 다시 열산화시킴으로써, 필드산화막이 형성되지 않은 영역의 기판이 잠식되어 표면의 단차가 대폭 감소된다.
그 다음 제 2c 도에 도시한 바와 같이, 상기 제 1 필드산화막(33) 및 제 1 열산화막(39)을 제거하는 제조공정이 수행된다. 그 결과, 제 1 도에 도시한 종래의 구조에 비하여 단차가 대폭 감소된 구조가 얻어진다.
그 다음 제 2d 도에 도시된 바와 같이, 상기 기판(31) 상면에 에피택시 기술에 의한 단결정 실리콘층(40)을 형성한 다음, 상기 단결정 실리콘층(40) 상면에 패드산화막(41)과 질화막(43)을 형성한 후 소정의 포토레지스트 패턴(45)을 형성하여 노출된 질화막(43) 및 패드산화막(41)을 식각하고, 상기 기판 상부로 부터 n형 불순물을 이온주입하는 제조공정이 수행된다.
그 다음 제 2e 도에 도시된 바와 같이, 상기 포토레지스트 패턴(45)을 제거한 후 열산화 공정을 실시하여 제 2 필드산화막(47)을 형성한 다음, 상기 질화막(43) 및 패드산화막(41)을 제거한 후 상기 제 2 필드산화막(47)을 마스크로 하여 기판(31) 상부로 부터 p형 불순물을 이온주입하는 제조공정이 수행된다. 이때 열산화공정에 의해 제 2 필드산화막(47)을 형성할 때 그 하부에는 제2n형 매몰 확산층(49)이 형성된다.
그 다음 제 2f 도에 도시된 바와 같이, 주입된 p형 불순물을 확산시켜 제2p형 매몰 확산층(53)을 형성함과 아울러 제 2 열산화막(51)을 형성하기 위한 열처리공정이 수행된다. 상기 열처리공정은, 전술한 제 2b 도에서의 그것과 유사하게, 질소(N2)분위기의 1100℃의 온도에서 3시간 정도 진행한 후 연속하여, 산소(O2) 와 수소(H2)의 유량이 각각 5ℓ/min, 7.5ℓ/min로 공급되는 습식분위기의 1000℃ 온도에서 40분 정도 진행한다. 상기 제 2 열산화막(51)의 형성은 전술한 제 2b 도에서의 제 1 열산화막(39)과 마찬가지로 단차를 감소시키기 위한 목적으로 형성된 막이다.
그 다음 상기 제 2g 도에서 상기 제 2 필드산화막(47) 및 제 2 열산화막(51)을 제거하여 제2 LOCOS공정을 완료한다.
따라서, 전술한 제 2a 도 내지 제 2g 도를 참조하여 설명된 바와 같이, 본 발명에 따르게 되면 반복되는 LOCOS공정에 의해 형성되는 구조에서, 필드산화막에 의한 단차가 대폭 감소되는 반도체 장치의 구조가 얻어진다.
상술한 본 발명의 실시예에서는 LOCOS 구조를 갖는 바이씨모오스를 예로 하였으나 본 발명의 다른 실시예에서는 기술적 사상을 벗어나지 않는 범위내에서 다른 실시예도 가능하다.
상술한 바와 같이, 본 발명은 LOCOS 구조를 갖는 반도체 장치의 제조방법에 있어서, 종래기술에서 필드산화막의 형성 후 매몰 확산층을 형성하기 위한 열처리공정이 질소분위기만으로 실시된 것과는 달리 질소분위기로 열처리한후 그 보다 낮은 온도에서 산소와 수소를 흘려주어 소정 시간동안 열처리하는 공정이 연속되도록 함으로써, 상기 열처리공정시 필드산화막이 형성되지 않은 기판 영역을 열산화시킴으로써 LOCOS공정에 의한 표면단차를 최소화할 수 있다.
따라서 후속되는 사진 식각 공정, 박막형성 공정등이 용이해지는 효과가 있다. 그 결과 고신뢰성의 고집적도 반도체 장치를 용이하게 구현할 수 있다.
Claims (4)
- 반도체 기판상에 LOCOS법으로 팔드산화막을 형성하는 제 1 공정과, 상기 기판 상부로 부터 소정 도전형의 불순물을 이온 주입하는 제 2 공정을 구비하는 반도체 장치의 제조방법에 있어서, 상기 제 2 공정 후 상기 기판을 제 1 온도의 질소분위기 및 상기 제 1 온도보다 낮은 제 2 온도의 습식분위기에서 연속적으로 열처리함으로써 상기 질소분위기의 열처리시 주입된 상기 불순물이 확산되어 매몰 확산층이 형성되고 상기 습식 분위기의 열처리시 기판 상면에 열산화막이 형성되는 제 3 공정과, 상기 필드산화막과 열산화막을 제거하는 제 4 공정을 순차적으로 구비함을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 제 4 공정 후 상기 기판 상면에 에피택시 기술에 의한 단결정 실리콘층을 형성하는 제 5 공정을 더 구비하여, 상기 제 1 공정 내지 제 5 공정을 반복하여 실시함을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 장치의 제조방법에 있어서, 제 1 도전형의 반도체 기판상면의 소정 영역에 산화를 위한 마스크 패턴을 형성하는 제 1 공정과, 상기 기판 상부로 부터 제 2 도전형의 불순물을 이온 주입하는 제 2 공정과, 상기 마스크 패턴을 제거한 후 열산화 공정을 실시하여 제 1 필드산화막을 형성함과 동시에 상기 제 2 도전형의 불순물 이온주입영역을 확산시키는 제 3 공정과, 상기 기판 상부로 부터 제 1 도전형의 불순물을 이온주입하는 제 4 공정과, 상기 기판을 질소분위기 및 습식분위기에서 연속적으로 열처리하여 상기 제 1 도 전형의 불순물 이온주입영역을 확산시킴과 아울러 상기 기판 상면에 제 1 열산화막을 형성하는 제 5 공정과, 상기 제 1 필드산화막과 제 1 열산화막을 제거하는 제 6 공정과, 상기 기판 상면에 에피택시 기술에 의한 단결정 실리콘층을 형성하는 제 7 공정과, 상기 제 1 공정의 마스크 패턴과 동일한 상을 갖는 마스크 패턴을 형성하는 제 8 공정과, 상기 기판 상부로 부터 제 2 도전형의 불순물을 이온 주입하는 제 9공정과, 상기 마스크 패턴을 제거한 후 열산화 공정을 실시하여 제 2 필드산화막을 형성함과 동시에 상기 제 2 도전형의 불순물 이온주입영역을 확산시키는 제 10 공정과, 상기 기판 상부로 부터 제 1 도전형의 불순물을 이온 주입하는 제 11 공정과, 상기 기판을 질소분위기에서 열처리한 다음 습식분위기에서 열처리하여 상기 제 1 도전형의 불순물 이온주입영역을 확산시킴과 아울러 상기 기판 상면에 제 2 열산화막을 형성하는 제 12 공정과, 상기 제 2 필드산화막과 제 2 열산화막을 제거하는 제 13 공정이 순차적으로 실시됨을 특징으로 하는 반도체 장치의 제조방법.
- 제 3 항에 있어서, 상기 제 5 공정이 질소분위기에서 1150℃의 온도로 5시간 정도 진행된 다음 습식분위기에서 1000℃의 온도로 40분정도 진행되며, 상기 제 12 공정이 질소분위기에서 1100℃의 온도로 3시간 정도 진행된 다음 습식분위기에서 1000℃의 온도로 40분 정도 진행됨을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000660A KR940010499B1 (ko) | 1992-01-17 | 1992-01-17 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000660A KR940010499B1 (ko) | 1992-01-17 | 1992-01-17 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017116A KR930017116A (ko) | 1993-08-30 |
| KR940010499B1 true KR940010499B1 (ko) | 1994-10-24 |
Family
ID=19328040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000660A KR940010499B1 (ko) | 1992-01-17 | 1992-01-17 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010499B1 (ko) |
-
1992
- 1992-01-17 KR KR1019920000660A patent/KR940010499B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930017116A (ko) | 1993-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462847A (en) | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition | |
| EP0036573A2 (en) | Method for making a polysilicon conductor structure | |
| US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
| US4437897A (en) | Fabrication process for a shallow emitter/base transistor using same polycrystalline layer | |
| US4168999A (en) | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4045249A (en) | Oxide film isolation process | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| US3698966A (en) | Processes using a masking layer for producing field effect devices having oxide isolation | |
| US4058419A (en) | Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques | |
| US3749610A (en) | Production of silicon insulated gate and ion implanted field effect transistor | |
| JPH0312785B2 (ko) | ||
| JP3514178B2 (ja) | 半導体装置の製造方法 | |
| US4144098A (en) | P+ Buried layer for I2 L isolation by ion implantation | |
| KR940010499B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6133253B2 (ko) | ||
| US4151019A (en) | Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques | |
| EP0367729A2 (en) | Process for forming trench isolation structures in a silicon substrate for CMOS and NMOS devices | |
| KR940006670B1 (ko) | 반도체 장치의 제조방법 | |
| US4153487A (en) | Method of manufacturing intergrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques | |
| US20020102827A1 (en) | Method for controlling multiple gate oxide growing by argon plasma doping | |
| EP0042380A4 (en) | Method for obtaining an ideal impurity concentration profile in the base of a transistor. | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH01155660A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010906 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |