KR940010483B1 - Transistor protecting circuit for deflection coil - Google Patents

Transistor protecting circuit for deflection coil Download PDF

Info

Publication number
KR940010483B1
KR940010483B1 KR1019870000421A KR870000421A KR940010483B1 KR 940010483 B1 KR940010483 B1 KR 940010483B1 KR 1019870000421 A KR1019870000421 A KR 1019870000421A KR 870000421 A KR870000421 A KR 870000421A KR 940010483 B1 KR940010483 B1 KR 940010483B1
Authority
KR
South Korea
Prior art keywords
output transistor
emitter
transistor
deflection coil
diffusion layer
Prior art date
Application number
KR1019870000421A
Other languages
Korean (ko)
Other versions
KR880009514A (en
Inventor
김재휘
김병일
김상렬
Original Assignee
삼성반도체통신 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성반도체통신 주식회사, 강진구 filed Critical 삼성반도체통신 주식회사
Priority to KR1019870000421A priority Critical patent/KR940010483B1/en
Publication of KR880009514A publication Critical patent/KR880009514A/en
Application granted granted Critical
Publication of KR940010483B1 publication Critical patent/KR940010483B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant

Abstract

The transistor protecting circuit includes a diode consisting of an n+ diffusion layer which is connected to the emitter of an output transistor, and protects the output transistor, a p-diffusion layer which is connected between n+ diffusion layers of the output transistor and protects the emitter resistor of the output transistor, and a p-diffusion layer, thereby protecting the emitter resistor of the output transistor.

Description

편향코일에 대한 트랜지스터 보호회로Transistor Protection Circuit for Deflection Coil

제 1 도는 본 발명의 편향코일에 대한 트랜지스터 보호회로도.1 is a transistor protection circuit diagram for a deflection coil of the present invention.

제 2 도는 본 발명의 트랜지스터 보호회로의 배치도.2 is a layout view of a transistor protection circuit of the present invention.

제 3 도는 제 2 도의 배치도의 에미터 보호저항과 P-n 접합의 단면도.3 is a cross-sectional view of the emitter protective resistance and P-n junction of the layout of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

Q1-Q3: 트랜지스터 R1-R3: 저항Q 1 -Q 3 : Transistor R 1 -R 3 : Resistance

D1-D2: 다이오드 L : 편향코일D 1 -D 2 : Diode L: Deflection Coil

C : 콘덴서C: condenser

본 발명은 텔레비젼 수상기의 출력단에 칩의 크기에 관계없는 대형다이오드를 추가하여 편향코일에 의해 트랜지스터가 파괴되는 것을 방지하기 위한 편향코일에 대한 트랜지스터 보호회로에 관한 것이다.The present invention relates to a transistor protection circuit for a deflection coil for preventing the transistor from being destroyed by the deflection coil by adding a large diode irrespective of the size of the chip to the output terminal of the television receiver.

텔레비젼 수상기의 출력단에 있어서, 영상검파 검출신호에서 수직 동기신호만을 분리하고, 분리된 신호는 수직발진회로를 거쳐서 최종 출력단에는 흡입범위 주파수에 의한 수직 주파수가 항상 나오며, 펄스신호에 의해서 출력트랜지스터(Q2)가 동작할 때 편향코일(L)에 의해 트랜지스터(Q2)의 에미터가 손상이 되어 트랜지스터(Q2)가 파괴되는 경우가 있었다.In the output stage of the television receiver, only the vertical synchronization signal is separated from the image detection detection signal, and the separated signal passes through the vertical oscillation circuit, and the vertical frequency due to the suction range frequency always comes out at the final output stage, and the output transistor (Q) 2 ), the emitter of the transistor Q 2 is damaged by the deflection coil L in some cases, and the transistor Q 2 may be destroyed.

종래에는 트랜지스터(Q2)가 파괴되는 것을 방지하기 위해 순수한 다이오드(D1)를 추가하였다. 귀선시간 동안에 펄스에 의해 출력트랜지스터(Q2)가 동작할 때 편향코일(L)에 의해서 출력 전압(V0)은 매우 크게 된다.Conventionally, a pure diode D 1 has been added to prevent the transistor Q 2 from breaking. When the output transistor Q 2 is operated by a pulse during the return time, the output voltage V 0 becomes very large due to the deflection coil L.

즉,

Figure kpo00001
에서 펄스이기 때문에 시간의 변화량이 매우 짧아서 출력전압(V0)은 매우 크게 되므로, 신호가 다이오드(D1)를 통해서 전원 즉 출력트랜지스터(Q2)의 콜럭터에 인가되기 전에 출력트랜지스터(Q2))의 에미터와 출력트랜지스터(Q2)를 보호하는 에미터 저항(R1)에 먼저 인가되어서 항복현상이 순간적으로 일어나게 된다.In other words,
Figure kpo00001
Since in the pulse the variation in time is very short, the output voltage (V 0) is therefore very large, the signal is a diode (D 1) the power that is output transistor output transistor (Q 2 before it is applied to the call reokteo of (Q 2) through The breakdown phenomenon is instantaneously applied first to the emitter resistor (R 1 ) that protects the emitter and output transistor (Q 2 ).

따라서 항복현상이 오래시간 계속되면 출력트랜지스터(Q2)는 파괴되는 문제점이 있었다.Therefore, if the yielding phenomenon continues for a long time, there was a problem that the output transistor (Q 2 ) is destroyed.

또, 실지의 품질결과에 따르면 제 2 도의 배치도상에서 출력트랜지스터가 파괴되는 품질상의 문제점이 있었다.In addition, according to the actual quality result, there was a quality problem in which the output transistor was destroyed on the arrangement diagram of FIG.

본 발명은 상기한 문제점을 해결하기 위한 편향코일에 대한 출력트랜지스터 보호회로로써, 편향코일에 의한 트랜지스터의 파괴를 방지하기 위해 칩의 크기에 관계없이 대형다이오드를 추가하여 출력트랜지스터를 보호하며, 품질을 향상시키는데 본 발명의 목적이 있다.The present invention is an output transistor protection circuit for a deflection coil to solve the above problems, to protect the output transistor by adding a large diode irrespective of the size of the chip to prevent destruction of the transistor by the deflection coil, and improve the quality It is an object of the present invention to improve.

본 발명의 편향코일에 대한 출력트랜지스터의 보호회로가 도시된 제 1 도를 참조하면, 콜렉터가 전원에 연결된 트랜지스터(Q1,Q2)의 에미터와 베이스는 함께 연결되어 있고, 출력트랜지스터(Q2)를 보호하는 에미터 저항(R1)이 연결된 출력트랜지스터(Q2)의 에미터는 다이오드(D1,D2)의 애노우드와 트랜지스터(Q3)의 콜렉터와 접속하여 출력단에 연결되며, 출력트랜지스터의 보호를 위해 추가된 다이오드(D1,D2)의 캐소오드는 전원에 연결되고, 트랜지스터(Q3)의 에미터는 에미터 저항(R2)를 통해서 접지에 연결되며, 출력에 한쪽단자가 연결된 편향코일(L)은 콘덴서(C)와 조항(R3)을 통해서 접지에 연결되었다.Referring to FIG. 1, which shows a protection circuit of an output transistor for a deflection coil of the present invention, the emitter and the base of the transistors Q 1 and Q 2 connected to the collector are connected together, and the output transistor Q 2 ) The emitter of the output transistor Q 2 to which the emitter resistor R 1 protecting is connected to the output terminal by connecting the anode of the diodes D 1 and D 2 and the collector of the transistor Q 3 . For protection of the output transistors, the added cathodes of the diodes (D 1 , D 2 ) are connected to the power supply, and the emitters of the transistors (Q 3 ) are connected to ground through the emitter resistor (R 2 ), one side of the output The deflection coil (L) to which the terminal is connected is connected to ground through the capacitor (C) and clause (R 3 ).

제 2 도는 본 발명의 배치도로서, n+-확산층(10)은 출력트랜지스터(Q2)의 콜렉터이고, p-확산층(20)은 베이스이며, n+-확산층(30)은 에미터이다. p-확산층(40)과 n-epitaxial층(80)은 다이오드(D2)의 애노우드와 캐소오드이고, n+-확산층(50)은 출력트랜지스터(Q2)의 보호저항인 에미터 저항(R1)이며, p-확산층(60)과 n+-확산층(70)은 다이오드(D1)의 애노우드와 캐소오드이다.2 is a layout view of the present invention, where n + -diffusion layer 10 is a collector of output transistor Q 2 , p-diffusion layer 20 is a base and n + -diffusion layer 30 is an emitter. The p-diffusion layer 40 and the n-epitaxial layer 80 are the anode and the cathode of the diode D 2 , and the n + -diffusion layer 50 is the emitter resistance, which is the protection resistance of the output transistor Q 2 . R 1 ), and the p-diffusion layer 60 and n + -diffusion layer 70 are the anode and cathode of diode D 1 .

제 2 도의 배치도에서처럼 에미터 저항(R1)에 출력트랜지스터(Q2)의 콜렉터와 역방향으로 직접 다이오드(D2)를 만들면, 출력트랜지스터(Q2)의 면적의 크기에 영향을 미치지 않으면서도 대형다이오드(D2)를 만들 수 있다.As shown in the arrangement diagram of FIG. 2 , when the diode D 2 is directly made in the emitter resistor R 1 in the reverse direction of the collector of the output transistor Q 2 , the large size of the output transistor Q 2 is not affected. Diode D 2 can be made.

그러므로 귀선시간동안 편향코일에 의해 출력전압(V0)이 매우 크게 되는 경우에, 항복현상이 일어나기전에 다이오드(D2)에 순방향 전압이 인가되고, 다이오드(D2)가 도통되어서 출력트랜지스터(Q2)나 에미터 저항(R1)의 파괴가 생기지 않는다.Therefore, when the output voltage V 0 becomes very large due to the deflection coil during the return time, the forward voltage is applied to the diode D 2 before the breakdown occurs, and the diode D 2 is turned on so that the output transistor Q 2 ) or the destruction of the emitter resistance (R 1 ) does not occur.

제 2 도의 배치도의 출력트랜지스터(Q2)의 보호저항인 에미터 저항(R2)과 다이오드(D2)의 구조가 도시된 제 3 도를 참조하면, p-확산층(40)과 n+-확산층(50)에서 공통으로 구성된 단자(A)는 출력트랜지스터(Q2)의 에미터 보호저항인 에미터 저항(R1)의 전극으로 사용되고, 단자(B)는 p-확산층(40)과 n-epitaxial층(80)으로 된 출력트랜지스터(Q2)의 보호용 다이오드(D2)의 애노우드 전극으로 사용되며, n+-확산층(10)에 연결된 단자(C)는 출력트랜지스터(Q2)의 콜렉터 전극으로 사용됨과 동시에 다이오드(D2)의 캐소오드 전극으로 사용된다.Referring to FIG. 3 showing the structure of the emitter resistor R 2 and the diode D 2 , which are the protection resistors of the output transistor Q 2 in the layout of FIG. 2 , the p-diffusion layer 40 and n + − The terminal A commonly configured in the diffusion layer 50 is used as an electrode of the emitter resistor R 1 , which is an emitter protection resistor of the output transistor Q 2 , and the terminal B is formed of the p-diffusion layer 40 and n. It is used as an anode electrode of the protective diode D 2 of the output transistor Q 2 of the -epitaxial layer 80, and the terminal C connected to the n + -diffusion layer 10 is connected to the output transistor Q 2 . It is used as a collector electrode and at the same time as a cathode of diode D 2 .

따라서, 본 발명은 수직 출력트랜지스터(Q2)가 일반적으로 파괴되는 경향이 있어 품질면에 발생되는 문제점을 칩의 크기에 관계없이 대형다이오드를 추가하여 해결함으로써, 출력트랜지스터(Q2)와 에미터 저항(R1)을 보호할 수 있고, 제품의 품질을 향상시킬 수 있다.Therefore, in the present invention, the vertical output transistor Q 2 generally tends to be destroyed, thereby solving the problem caused by quality by adding a large diode regardless of the size of the chip, thereby output transistor Q 2 and emitter The resistance R 1 can be protected and the quality of the product can be improved.

Claims (1)

귀선시간에 편향코일(L)에 의해 펄스파의 인가시 출력트랜지스터(Q2)의 파괴를 방지하도록 출력트랜지스터(Q2)의 보호저항인 에미터 저항(R1)과 다이오드(D1)의 애노우드와 저항(R2)이 에미터에 접속된 출력트랜지스터(Q2)의 콜렉터와 콘덴서(C)와 저항(R3)에 접속된 편향코일(L)이 함께 연결된 텔레비젼 수상기의 수직 출력회로에 있어서, 상기한 출력트랜지스터(Q2)의 에미터인 n+-확산층(30)과 연결되어 출력트랜지스터(Q2)를 보호하는 에미터 저항(R1)인 n+-확산층(50)과, 출력트랜지스터(Q2)의 콜렉터인 n+-확산층(10) 사이에 출력트랜지스터(Q2)와 에미터 저항(R1)을 보호하는 p-확산층(40)과 n-epitaxial층(80)으로 이루어진 다이오드(D2)를 집적화시킨 것을 특징으로 하는 편향코일에 대한 출력트랜지스터 보호회로.In order to prevent destruction of the output transistor Q 2 when the pulse wave is applied by the deflection coil L at the return time, the emitter resistor R 1 and the diode D 1 which are the protection resistors of the output transistor Q 2 are prevented. The vertical output circuit of the television receiver connected with the collector of the output transistor Q 2 with the anode and resistor R 2 connected to the emitter and the deflection coil L connected with the capacitor C and the resistor R 3 together. the method, the one output transistor the emitter of n + a (Q 2) - the n + emitter resistance (R 1) which is connected to the diffusion layer 30 protects the output transistor (Q 2) - diffusion layer 50 and the an output transistor (Q 2) collector, the n + a-diffusion layer 10 to the output transistor (Q 2) and the emitter p- diffusion layer 40 and the n-epitaxial layer 80 to protect the resistance (R 1) between An output transistor protection circuit for a deflection coil, characterized in that the integrated diode (D 2 ) consisting of.
KR1019870000421A 1987-01-20 1987-01-20 Transistor protecting circuit for deflection coil KR940010483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870000421A KR940010483B1 (en) 1987-01-20 1987-01-20 Transistor protecting circuit for deflection coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870000421A KR940010483B1 (en) 1987-01-20 1987-01-20 Transistor protecting circuit for deflection coil

Publications (2)

Publication Number Publication Date
KR880009514A KR880009514A (en) 1988-09-15
KR940010483B1 true KR940010483B1 (en) 1994-10-22

Family

ID=19259039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000421A KR940010483B1 (en) 1987-01-20 1987-01-20 Transistor protecting circuit for deflection coil

Country Status (1)

Country Link
KR (1) KR940010483B1 (en)

Also Published As

Publication number Publication date
KR880009514A (en) 1988-09-15

Similar Documents

Publication Publication Date Title
US4282555A (en) Overvoltage protection means for protecting low power semiconductor components
EP0352896B1 (en) ESD protection circuitry for bipolar processes
JPH0237234Y2 (en)
US6501630B1 (en) Bi-directional ESD diode structure
US4567500A (en) Semiconductor structure for protecting integrated circuit devices
US6674129B1 (en) ESD diode structure
JPH069018B2 (en) Semiconductor structure
US5568345A (en) Overvoltage protection circuit
EP0629031B1 (en) Reverse battery protection circuit
KR880002637B1 (en) Transistor protection circuit
US5641981A (en) Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal
US5808326A (en) Delta protection component
EP0382906B1 (en) Protected darlington transistor arrangement
KR940010483B1 (en) Transistor protecting circuit for deflection coil
JP2892754B2 (en) Surge protection device
US3466390A (en) Protective device for transistor televisions
EP0130737B1 (en) Semiconductor device having input protection circuit
CA1180065A (en) High voltage protection for an output circuit
US4516037A (en) Control circuitry for high voltage solid-state switches
US4774620A (en) Logic circuit
JP3101481B2 (en) Semiconductor device
GB2030796A (en) Thyristor circuit
JPS61158175A (en) Planar-type transistor device
JP2725359B2 (en) Semiconductor integrated circuit device
KR100228276B1 (en) Protection device of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee