KR100228276B1 - Protection device of semiconductor device - Google Patents
Protection device of semiconductor device Download PDFInfo
- Publication number
- KR100228276B1 KR100228276B1 KR1019960024422A KR19960024422A KR100228276B1 KR 100228276 B1 KR100228276 B1 KR 100228276B1 KR 1019960024422 A KR1019960024422 A KR 1019960024422A KR 19960024422 A KR19960024422 A KR 19960024422A KR 100228276 B1 KR100228276 B1 KR 100228276B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- protection element
- base
- collector sink
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Abstract
본 발명은 반도체 장치의 보호 소자에 관한 것으로서, 더욱 상세하게는, 정전기 스트레스로부터 반도체 장치를 보호하는 보호 소자에 관한 것이다. 보호 소자로 사용되는 수직형 npn 쌍극성 트랜지스터의 베이스 영역과 컬렉터 싱크 영역을 접하게 한다. 이때 베이스 영역을 고농도로 형성함으로써 베이스 핀치 저항을 줄인다. 이와같이 하면 보호 소자의 턴온 전압을 낮추고 효율적인 방전을 통하여 정전기 수준을 향상시킬 수 있다.The present invention relates to a protection element of a semiconductor device, and more particularly, to a protection element for protecting a semiconductor device from electrostatic stress. The base and collector sink regions of a vertical npn bipolar transistor used as a protection element are brought into contact with each other. At this time, by forming the base region at a high concentration, the base pinch resistance is reduced. In this way, the turn-on voltage of the protection element can be lowered and the level of static electricity can be improved through efficient discharge.
Description
제1도는 종래의 반도체 장치의 보호 회로를 도시한 회로도이고,1 is a circuit diagram showing a protection circuit of a conventional semiconductor device,
제2도는 종래의 반도체 장치의 보호 소자를 도시한 단면도이고,2 is a cross-sectional view showing a protection element of a conventional semiconductor device,
제3도는 본 발명의 실시예에 따른 반도체 장치의 보호 소자를 도시한 단면도이며,3 is a cross-sectional view illustrating a protection element of a semiconductor device according to an embodiment of the present invention.
제4도는 본 발명의 실시예에 따른 반도체 장치의 보호 회로를 도시한 회로도이며,4 is a circuit diagram illustrating a protection circuit of a semiconductor device according to an embodiment of the present invention.
제5도는 본 발명의 실시예에 따른 반도체 장치의 보호 소자에서 충돌 이온화율을 도시한 그래프이다.5 is a graph showing the collision ionization rate in the protection element of the semiconductor device according to the embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기판 2 : 매몰층1 substrate 2 buried layer
3 : 에피층 4 : 베이스 영역3: epi layer 4: base area
5 : 이미터 영역 6 : 컬렉터 싱크 영역5: emitter area 6: collector sink area
본 발명은 반도체장치의 보호 소자에 관한 것으로서, 더욱 상세하게는, 정전깅 의한과전류 스테레스(stress)로부터 반도체 장치를 보호하는 보호 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protection device for a semiconductor device, and more particularly, to a protection device for protecting a semiconductor device from an overcurrent stress caused by electrostatic ging.
일반적인 반도체 장치의 입추력 보호 회로는 내부 회로의 입력단 또는 출력단에 정전기가 갑자기 인가될 경우 내부 회로를 보호하기 위하여 부가하는 것이다. 보호 회로에 사용되는 보호 소자로는 주로 다이오드, 저항, 트랜지스터 따위가 있다. 트랜지스터 중에서도 쌍극성(bipolar) 트랜지스터가 보호 소자로 이용되는 경우가 자주 있는데 일반적으로 쌍극성 트랜지스터는 턴온(turn on) 전압이 높기 때문에 역방향 항복 전압이 낮은 제너(zener) 다이오드와 함께 사용한다.A general thrust protection circuit of a semiconductor device is added to protect an internal circuit when static electricity is suddenly applied to an input terminal or an output terminal of the internal circuit. Protective elements used in protection circuits are mainly diodes, resistors, and transistors. Among the transistors, bipolar transistors are often used as protection devices. In general, bipolar transistors are used with a zener diode having a low reverse breakdown voltage because of a high turn on voltage.
그러면, 첨부한 도면을 참고로 하여 종래의 npn 쌍극성(bipolar) 트랜지스터를 보호 소자로 사용하는 보호 회로에 대하여 상세히 설명한다.Next, a protection circuit using a conventional npn bipolar transistor as a protection element will be described in detail with reference to the accompanying drawings.
제1도는 종래의 npn 쌍극성 트랜지스터를 제너 다이오드와 함께 보호 소자로 사용하는 보호 회로를 도시한 회로도이다.1 is a circuit diagram showing a protection circuit using a conventional npn bipolar transistor together with a zener diode as a protection element.
제1도에 도시한 바와같이, 종래의 보호 회로는 입력단 또는 출력단에 형성되어 있는 패드(pad)(PAD)와 내부 회로의 사이에 형성되어 있으며, npn 쌍극성 트랜지스터(Q), 저항(R) 및 제너 다이오드(Z)로 이루어져 있다.As shown in FIG. 1, the conventional protection circuit is formed between an internal circuit and a pad PAD formed at an input terminal or an output terminal, and the npn bipolar transistor Q and the resistor R are shown in FIG. And a zener diode (Z).
트랜지스터(Q)의 컬렉터(collector)는 패드(PAD)에, 이미터(emitter )는 접지에 연결되어 있으며, 베이스(base)는 제너 다이오드(Z)의 한 단자에 연결되어 있다. 제너 다이오드(Z)의 다른 단자는 패드(PAD)와 연결되어 있고, 저항(R)의 한 단자는 트랜지스터(Q)의 베이스에 연결되어 있고, 다른 한 단자는 접지되어 있다.The collector of the transistor Q is connected to the pad PAD, the emitter is connected to ground, and the base is connected to one terminal of the zener diode Z. The other terminal of the zener diode Z is connected to the pad PAD, one terminal of the resistor R is connected to the base of the transistor Q, and the other terminal is grounded.
여기에 사용되는 수직형 npn 쌍극성 트랜지스터의 구조를 제2도를 참고로 하여 구체적으로 설명한다.The structure of the vertical npn bipolar transistor used herein will be described in detail with reference to FIG.
p형 반도체 기판(1) 위에 n+매몰층(2)이 형성되어 있고 매몰층(2) 위에는 컬렉터의 역할을 하는 n 에피층(3)이 형성되어 있다. 에피층(3) 안에는 p 베이스 영역(4)이 형성되어 있고, 베이스 영역(4) 안에는 n+이미터 영역(5)이 형성되어 있다. 에피층(3)의 한 쪽에는 n+컬렉터 싱크(sink) 영역(6)이 형성되어 매몰층(2)과 닿아 있다.An n + buried layer 2 is formed on the p-type semiconductor substrate 1, and an n epitaxial layer 3 serving as a collector is formed on the buried layer 2. The p base region 4 is formed in the epi layer 3, and the n + emitter region 5 is formed in the base region 4. One side of the epi layer 3 is formed with an n + collector sink region 6 in contact with the buried layer 2.
그러면, 이러한 종래의 보호 회로의 작용을 설명한다.Next, the operation of such a conventional protection circuit will be described.
먼저 패드(PAD)를 통하여 접지를 기준으로 (+)의 정전기 펄스(pulse)가 인가되면, 해당하는 과전류는 역방향 항복 전압이 낮은 제너 다이오드(Z)를 통하여 흐르고 이어 저항(R)을 통하여 접지로 방출된다. 전압의 크기가 점차 증가하여 트랜지스터(Q)가 턴온되면, 전류는 트랜지스터(Q)의 컬렉터 싱크 영역(6)을 거쳐 이미터 영역(5)을 통해서도 접지로 방출된다.First, when a positive electrostatic pulse is applied to ground through the pad PAD, the corresponding overcurrent flows through the zener diode Z having a low reverse breakdown voltage and then through the resistor R to ground. Is released. When the magnitude of the voltage gradually increases and the transistor Q is turned on, current is also discharged to ground through the emitter region 5 through the collector sink region 6 of the transistor Q.
반대로 패드(PAD)를 통하여 (-)의 과전압이 인가되면, 제너 다이오드(Z)는 순방향이 되므로 이를 통하여 전류가 방전될 뿐 아니라, 컬렉터인 에피층(3)과 베이스 영역(4)의 접합도 순방향이 되므로 트랜지스터(Q)의 컬렉터 싱크 영역(6)을 거쳐 이미터 영역(5)을 통해서도 접지로 방출된다.On the contrary, when an over-voltage of (-) is applied through the pad PAD, the zener diode Z is forward, so that the current is discharged through it, and the junction between the epi layer 3 and the base region 4, which are collectors, is also discharged. Since it is forward, it is also discharged to ground through the emitter region 5 through the collector sink region 6 of the transistor Q.
여기에서 저항(R)은 트랜지스터(Q)의 이미터와 베이스 사이에 전압을 인가하기 위한 것이다.Here, the resistor R is for applying a voltage between the emitter and the base of the transistor Q.
그러나, 이러한 종래의 반도체 장치의 보호 회로는 트랜지스터(Q), 제너 다이오드(Z) 및 저항(R)의 세 가지 소자로 이루어져 있기 때문에, 반도체 기판에 형성될 때 기판에서 차지하는 면적이 크다는 문제점이 있다.However, since the protection circuit of the conventional semiconductor device is composed of three elements, a transistor Q, a zener diode Z, and a resistor R, the area occupied by the substrate when formed on the semiconductor substrate is large. .
본 발명은 이러한 문제점을 극복하기 위한 것으로서, 보호 소자로 사요되는 트랜지서트의 턴온 전압을 낮추어 하나의 단일한 트랜지스터만으로 낮은 전압의 정전기를 방출할 수 있도록 하는 데에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome this problem, and aims to lower the turn-on voltage of a transistor used as a protection device so as to discharge static electricity of low voltage with only one single transistor.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 보호 소자는,The protection element of the semiconductor device according to the present invention for achieving this object,
제1도전형의 반도체층, 반도체층에 형성되어 있으며 반도체층보다 고농도인 제1도전형의 컬렉터 싱크 영역, 반도체층에 컬렉터 싱크 영역과 접하도록 형성되어 있는 제2도전형의 베이스 영역, 그리고 베이스 영역에 형성되어 있는 제1도전형의 이미터 영역을 포함한다.The first conductive type semiconductor layer, the first conductive type collector sink region formed in the semiconductor layer and having a higher concentration than the semiconductor layer, the second conductive type base region formed in contact with the collector sink region, and the base. An emitter region of the first conductivity type formed in the region is included.
여기에서 베이스 영역은 고농도로 형성한다.Here, the base region is formed at a high concentration.
이때 베이스 영역 및 이미터 영역은 컬렉터 싱크 영역에 대하여 대칭으로 형성되어 있을 수 있다.In this case, the base region and the emitter region may be formed symmetrically with respect to the collector sink region.
여기에서 컬렉터 싱크 영역은 반도체 장치의 패드와 연결되어 있고, 베이스 영역 및 이미터 영역은 접지되어 있는 것이 바람직하다.Here, the collector sink region is connected to the pad of the semiconductor device, and the base region and the emitter region are preferably grounded.
또, 제1도전형은 n형이고 제2도전형은 p형인 것이 좋다.The first conductivity type is n type and the second conductivity type is p type.
이와같이 베이스 영역과 컬렉터 싱크 영역을 접하게 함으로써 보호 소자의 턴온 전압을 낮출 수 있다.In this way, the turn-on voltage of the protection element can be reduced by bringing the base region and the collector sink region into contact.
그러면, 본 발명의 실시예에 따른 반도체 장치의 보호 소자의 실시예를 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Next, an embodiment of a protection device of a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.
제3도는 본 발명의 실시예에 따른 반도체 장치의 보호 소자로서 수직형 npn 쌍극성 트랜지스터로서 아래의 기판과 매몰층 부분을 제외한 위 부분만을 도시한 도면이다.3 is a vertical npn bipolar transistor as a protection element of a semiconductor device according to an exemplary embodiment of the present invention and shows only the upper portion except the lower substrate and the buried layer portion.
본 실시예에 따른 트랜지스터는 트랜지스터의 턴온 전압을 낮추기 위하여 다음과 같은 구조를 가진다.The transistor according to the present embodiment has the following structure in order to lower the turn-on voltage of the transistor.
컬렉터의 역할을 하는 n 에피층(3)에는 n+컬렉터 싱크(sink) 영역(6)이 형성되어 있다. 이 컬렉터 싱크 영역(6)을 중심으로 대칭으로 p+고농도 베이스 영역(4)이 컬렉터 싱크 영역(6)과 접하도록 형성되어 있으며, 베이스 영역(4) 안에는 컬렉터 싱크 영역(6)에 대하여 대칭으로 n+에미터 영역(5)이 형성되어 있다.In the n epi layer 3 serving as a collector, n + collector sink regions 6 are formed. The p + high concentration base region 4 is formed to be in contact with the collector sink region 6 symmetrically about the collector sink region 6, and in the base region 4 symmetrically with respect to the collector sink region 6. n + emitter regions 5 are formed.
즉, 본 실시예에 따른 보호 소자가 제2도에 도시한 종래의 보호 소자와 다른 점은, 베이스 영역(4)이 컬렉터 싱크 영역(6)과 접하고 있으며 컬렉터 싱크 영역(6)에 대하여 대칭인 구조로 되어 있다는 점, 그리고 저농도(진성) 베이스 영역이 존재하지 않는다는 점이다. 이러한 구조의 결과로 본 실시예에 따른 보호 소자는, 제2도에서와는 달리, 외부에 존재하는 저항 대신에 고농도의 베이스 영역(4)에 의한 내부 저항을, 외부의 제너 다이오드 대신에 고농도 베이스 영역(4)과 컬렉터 싱크 영역(6)을 중첩하여 형성한 내부 제너 다이오드를 가진다(제4도 참고).That is, the difference between the protection element according to the present embodiment and the conventional protection element shown in FIG. 2 is that the base region 4 is in contact with the collector sink region 6 and is symmetrical with respect to the collector sink region 6. It has a structure, and there is no low concentration (intrinsic) base region. As a result of this structure, unlike in FIG. 2, the protection element according to the present embodiment has an internal resistance by the high concentration base region 4 instead of the resistance existing outside, and the high concentration base region instead of the external zener diode. 4) and an internal zener diode formed by superimposing the collector sink region 6 (see also FIG. 4).
이렇게 형성된 구조에서는 베이스 영역(4)과 컬렉터 싱크 영역(6)의 접하고 있기 때문에, 농도가 낮은 에피층(3)과 베이스 영역(4)의 접합면(a)보다는 농도가 높은 컬렉터 싱크 영역(6)과 베이스 영역(4)의 접합면(b)에서 충돌 이온화(impact ionization) 현상이 일어난다. 그러나, 종래의 구조에서는 베이스 영역(4)과 컬렉터 싱크 영역(6)이 격리되어 있기 때문에 이러한 현상을 생각할 수 없다.In this structure, since the base region 4 and the collector sink region 6 are in contact with each other, the collector sink region 6 having a higher concentration than the junction surface a of the epi layer 3 and the base region 4 having a low concentration is formed. ) And an impact ionization phenomenon occurs at the junction surface b of the base region 4. However, in the conventional structure, such a phenomenon cannot be considered because the base region 4 and the collector sink region 6 are isolated.
한편, 충돌 이온화 현상으로 인하여 발생하는 항복 현상은 트랜지스터의 턴온 전압과 관계 있으며, 접합면 양쪽의 불순물 농도가 높을수록 이 현상이 잘 나타난다. 따라서 본 실시예에 따른 보호 소자는 종래보다 낮은 턴온 전압을 가진다.On the other hand, the breakdown phenomenon caused by the collision ionization phenomenon is related to the turn-on voltage of the transistor, and the higher the impurity concentration on both sides of the junction, the better this phenomenon appears. Therefore, the protection element according to the present embodiment has a lower turn-on voltage than the prior art.
또한 고농도 베이스 영역(4)으로 이미터 영역(5) 아래에 활성 영역을 형성하여 과전류가 방전될 때 저항을 줄일 수 있다.In addition, by forming the active region under the emitter region 5 as the high concentration base region 4, the resistance can be reduced when the overcurrent is discharged.
그러면, 본 실시예에 따른 보호 소자의 동작을 제3도 및 제4도를 참고로 상세히 설명한다.Next, the operation of the protection device according to the present embodiment will be described in detail with reference to FIGS. 3 and 4.
먼저 패드(PAD)에 (-)의 정전기가 인가된 경우, 컬렉터 싱크 영역(6)과 베이스 영역(4)으로 이루어진 제너 다이오드(Z)를 통하여 먼저 방전되고, 이어서, 에피층(3)과 베이스 영역(4)의 접합이 순방향이 되므로 트랜지스터(Q)의 컬렉터 싱크 영역(6)을 거쳐 이미터 영역(5)을 통해서도 과전류가 접지로 빠져나간다.First, when negative static electricity is applied to the pad PAD, it is first discharged through the zener diode Z composed of the collector sink region 6 and the base region 4, and then the epi layer 3 and the base. Since the junction of the region 4 is in the forward direction, the overcurrent also goes to ground through the emitter region 5 via the collector sink region 6 of the transistor Q.
다음, 패드(PAD)에 (+)의 정전기 펄스가 인가된 경우, 컬렉터 싱크 영역(6)과 베이스 영역(4)으로 이루어진 제너 다이오드(Z)을 통하여 먼저 방전되고(I2), 이어 고농도의 베이스 영역(4)으로 이루어진 핀치 저항(R)을 통하여 접지로 방출된다. 트랜지스터(Q)의 베이스 영역(4)과 이미터 영역(5) 사이의 전압이 점차 커져서 트랜지스터(Q)가 턴온되면, 전류는 트랜지스터(Q)의 컬렉터 싱크 영역(6)을 거쳐 이미터(5)를 통하여 접지로 방출된다(I2).Next, when a positive electrostatic pulse is applied to the pad PAD, it is first discharged through a zener diode Z composed of the collector sink region 6 and the base region 4 (I 2 ), followed by high concentration. It is discharged to ground through a pinch resistor (R) consisting of the base region (4). When the voltage between the base region 4 and the emitter region 5 of the transistor Q gradually increases and the transistor Q is turned on, the current passes through the collector sink region 6 of the transistor Q and the emitter 5 Is discharged to ground (I 2 ).
제5도는 본 실시예에 따른 보호 소자의 이온화율을 도시한 그래프로서, 제3도에서 컬렉터-이미터간 전압이 7V일 때, A 부분이 이온화율을 나타낸 것이다.FIG. 5 is a graph showing the ionization rate of the protection element according to the present embodiment. In FIG. 3, the portion A shows the ionization rate when the collector-emitter voltage is 7V.
제5도에서 보면, 베이스 영역과 컬렉터 싱크 영역의 접합면에서 높은 이온화율을 나타내고 있음을 알 수 있다.In Fig. 5, it can be seen that the ionization rate is high at the junction between the base region and the collector sink region.
이와같이 본 발명에 따른 반도체 장치의 보호 소자는 베이스 영역과 에피층에서 일어나던 충돌 이온화 현상을 베이스 영역과 컬렉터 싱크 영역 사이에서 일어나도록 함으로써 보호 소자의 턴온 전압을 낮추고 베이스 영역의 핀치 저항을 줄여 제너 다이오드에서 더 많은 양의 과전류를 방전시킴으로써 정전기 방전에 의하여 발생한 과전류를 효율적으로 외부로 배출할 수 있다.As described above, the protection element of the semiconductor device according to the present invention causes a collision ionization phenomenon occurring in the base region and the epi layer between the base region and the collector sink region to lower the turn-on voltage of the protection element and reduce the pinch resistance of the base region to reduce the zener diode. By discharging a larger amount of overcurrent, the overcurrent generated by electrostatic discharge can be efficiently discharged to the outside.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024422A KR100228276B1 (en) | 1996-06-27 | 1996-06-27 | Protection device of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024422A KR100228276B1 (en) | 1996-06-27 | 1996-06-27 | Protection device of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006229A KR980006229A (en) | 1998-03-30 |
| KR100228276B1 true KR100228276B1 (en) | 1999-11-01 |
Family
ID=19463822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024422A KR100228276B1 (en) | 1996-06-27 | 1996-06-27 | Protection device of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100228276B1 (en) |
-
1996
- 1996-06-27 KR KR1019960024422A patent/KR100228276B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006229A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077591A (en) | Electrostatic discharge protection for semiconductor input devices | |
| KR100282760B1 (en) | Electrostatic Discharge Prevention Circuit and Structure | |
| US5895940A (en) | Integrated circuit buffer devices having built-in electrostatic discharge protection thyristors | |
| EP0352896B1 (en) | ESD protection circuitry for bipolar processes | |
| US5166089A (en) | Method of making electrostatic discharge protection for semiconductor input devices | |
| US5581104A (en) | Static discharge circuit having low breakdown voltage bipolar clamp | |
| US6194764B1 (en) | Integrated semiconductor circuit with protection structure for protecting against electrostatic discharge | |
| US7170136B2 (en) | High voltage ESD-protection structure | |
| EP0517391A1 (en) | ESD protection circuit | |
| JPH069018B2 (en) | Semiconductor structure | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| JPH0662529A (en) | Protective device of integrated circuit against static discharge | |
| KR100200352B1 (en) | Protection device of semiconductor device | |
| JPH0927614A (en) | Perfect protection part for subscriber's line interface circuit | |
| JPS6248901B2 (en) | ||
| EP0589963B1 (en) | A semiconductor component for transient voltage limiting | |
| EP0564473B1 (en) | Electrostatic discharge protection device | |
| US6680493B1 (en) | ESD protective transistor | |
| JPH08204176A (en) | Esd input protective device | |
| US6144066A (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| EP0730300B1 (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| KR100228276B1 (en) | Protection device of semiconductor device | |
| US6147852A (en) | Device for protecting an integrated circuit against electrostatic discharges | |
| JP3158534B2 (en) | Semiconductor integrated circuit | |
| US6791808B2 (en) | Clipping device with a negative resistance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070801 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |