KR940009976A - Cross Interleave Method and Circuit - Google Patents

Cross Interleave Method and Circuit Download PDF

Info

Publication number
KR940009976A
KR940009976A KR1019920019825A KR920019825A KR940009976A KR 940009976 A KR940009976 A KR 940009976A KR 1019920019825 A KR1019920019825 A KR 1019920019825A KR 920019825 A KR920019825 A KR 920019825A KR 940009976 A KR940009976 A KR 940009976A
Authority
KR
South Korea
Prior art keywords
address
cross
encoding
output
interleave
Prior art date
Application number
KR1019920019825A
Other languages
Korean (ko)
Other versions
KR0123766B1 (en
Inventor
심재성
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920019825A priority Critical patent/KR0123766B1/en
Publication of KR940009976A publication Critical patent/KR940009976A/en
Application granted granted Critical
Publication of KR0123766B1 publication Critical patent/KR0123766B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/08Disposition or mounting of heads or light sources relatively to record carriers

Landscapes

  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

크로스인터리브방법 및 회로는 어드레스를 출력데이터를 기준으로 하여 발생시켜 사용되는 메모리의 용량 및 입출력데이터레이트의 차이를 보상해주고, 또한 각 채널마다 실질적으로 사용되는 메모리의 용량을 감소시키기 위한 것이다.The cross-interleave method and circuit are designed to compensate for the difference between the memory capacity and the input / output data rate used by generating an address based on the output data, and to reduce the capacity of the memory that is substantially used for each channel.

이를 위하여 엔코딩시스템에서 출력되는 출력데이터를 기준으로 하여 각 채널에 대하여 크로스인터리브규칙에 따른 출력데이터와P엔코딩 어드레스와 Q엔코딩 어드레스 발생간의 소정의 지연량만큼 지연된 Q엔코디어드레스를 발생하며, 발생된 어드레스에 크로스인터리브규칙에 따른 Q엔코딩어레스와 입력데이터간에 소정의 지연량 및 섞임에 의하여 입력데이터의 어드레슬?? 얻기 위한 과정으로 이루어진다. 또한 크로스인터리부를 콘트롤러에서 출력되는 싱크신호를 카운트하기 위한 싱크카운터, 콘트롤러에서 출려고디는 데이터구간(DATATIME) 신호에 의하여 클리어되고 심보를럭신호를 카운트하기 위한 심볼카운터, 크로스인터리브를 위한 엔코딩데이터 및 입력 및 출력데이터들을 별도로 저장하고 심볼카운터에서 출력되는 신호에 해당되는 어드레스를 동시에 발생하기 위한 적어도 1개 이상의 메모리, 상기 콘트롤러에서 출력되는 선택제어신호에 의하여 상기 메모리에서 발생되는 어드레스중 해당되는 데이터의 어드레스만을 선택하여 출력하기위한 선택수단, 선택수단에서 출력되는 데이터와 싱크카운터에서 출력되는 신호를 가산하여 크로스인터리브를 위한 어드레스를 메모리로 출력하기 위한 가산기로 재구성하고, 엔코딩시스템의 출력신호를 기준으로 하여 크로스인터리브규칙에 따른 지연량에 의하여 각 채널에 해당되는 엔코딩값을 설정하고, 설정된 값간의 차에 의하여 각 채널에 할당되는 메모리 영역을 가변적으로 설정하기 위한 과정으로 이루어진다.To this end, for each channel, based on the output data output from the encoding system, the output data according to the cross-interleave rule and the Q encoding address delayed by a predetermined delay amount between the generation of the P encoding address and the Q encoding address are generated. The address of the input data by a predetermined amount of delay and mixing between the Q encoding address and the input data according to the cross-interleave rule at the address ?? It is a process to obtain. In addition, the sync counter for counting the sync signal output from the controller, the counter counter for counting the symbolic luck signal, cleared by the DATATIME signal from the controller, and encoding for the cross interleave. At least one memory for storing data and input and output data separately and simultaneously generating an address corresponding to a signal output from a symbol counter, and a corresponding one of addresses generated in the memory by a selection control signal output from the controller Selecting means for selecting and outputting only the address of the data, adding the data output from the selecting means and the signal output from the sink counter, reconfiguring with an adder for outputting the address for the cross-interleave into memory, and outputting the output signal of the encoding system. group As to comprises a process to variably set a memory area allocated to each channel by a difference between the set value to be encoded for each channel by the delay amount, and set the value of the cross-interleaving rule.

Description

크로스인터리브방법 및 회로Cross Interleave Method and Circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제9도는 본 발명에 따른 제2도의 프레임테이블과 옵셋테이블의 내용이다,9 is the contents of the frame table and offset table of FIG. 2 according to the present invention.

제10도는 본 발명에 따른 크로스인터리브회로의 다른 실시예이다,10 is another embodiment of a cross-interleave circuit according to the present invention.

제11도는 제10도에 따른 롬1~롬4의 내용이다.FIG. 11 shows the contents of Romans 1 to 4 according to FIG. 10.

Claims (4)

크로스인터리브에 필요한 제어신호를 발생하는 콘트롤러와, 콘트롤러에서 출력되는 제어신호에 따라 프레임 및 옵셋어드레스를 발생하기 위한 크로스인터리부를 구비한 컴팩트디스크의 엔코딩시스템의 크로스인터리브방법에 있어서, 상기 엔코딩시스템에서 출력되는 출력데이터를 기준으로 하여 각 채널에 대하여 크로스인터리브규칙에 따른 상기 출력데이터와 P엔코딩어드레스 발생간의 소정의 지연량만큼 지연된 P엔코딩 어드레스를 발생하는 P엔코딩 어드레스발생과정, 상기 P엔코딩어드레스 발생과정에서 발생된 어드레스에 상기 크로스인터리브 규칙에 따른 상기 P엔코딩 어드레스와 Q엔코딩어드레스 발생간의 소정의 지연량만큼 지연된 Q엔코딩어드레스를 발생하기 위한 Q엔코딩어드레스 발생과정, 상기 Q엔코딩어드레스발생과정에서 발생된 어드레스에 상기 크로스인터리브규칙에 따른 Q엔코딩어드레스와 입력데이터간에 소정의 지연량 및 섞임에 의하여 입력데이터의 어드레스를 출력신호의 프레임에 대하여 2만큼지연된 입력데이터의 어드레스를 발생하기 위한 입력데이터어드레스 발생과정을 포함함을 특징으로 하는 크로스인터리브방법.A cross-interleave method of an encoding system for a compact disc, comprising: a controller for generating a control signal required for a cross-interleave; and a cross-interleaver for generating a frame and an offset address according to a control signal output from the controller. P encoding address generation process for generating P encoding address delayed by a predetermined amount of delay between the output data and P encoding address generation according to the cross-interleave rule for each channel on the basis of the output data to be output, and P encoding address generation process Q encoding address generation process for generating a Q encoding address delayed by a predetermined amount of delay between the P encoding address and the Q encoding address generation according to the cross-interleave rule, and occurs in the Q encoding address generation process. Input data address generation process for generating an address of the input data whose address is delayed by two with respect to the frame of the output signal by a predetermined amount of delay and mixing between the Q encoding address and the input data according to the cross-interleaving rule in the address. Cross-interleave method characterized in that it comprises a. 제어신호를 발생하기 위한 콘트롤러와 크로스인터리브를 위한 어드레스를 발생하기 위한 크로스인터리브부와 상기 크로스인터리브부에서 출력되는 어드레스신호에 의하여 데이터를 독출하기 위한 제1메모리를 구비한 컴팩트디스트의 엔코딩시스템의 크로스인터리브방치에 있어서, 상기 크로스인터리브부는, 상기 콘트롤러에서 출력되는 싱크신호를 카운트하기 위한 싱크카운터, 상기 콘트롤러에서 출력되는 데이터구간(DATATIME) 신호에 의하여 클리어되고 심볼클럭신호를 카운트하기 위한 심볼카운터, 크로스인터리브를 위한 엔코딩데이터 및 입력 및 출력데이터들을 별도로 저장하고 상기 심볼카운터에서 출력되는 신호에 해당되는 어드레스를 동시에 발생하기 위한 적어도 1개 이상의 제2메모리, 상기 콘트롤러에서 출력되는 선택제어신호에 의하여 상기 제2메모리에서 발생되는 어드레스 중 해당되는 데이터의 어드레스만을 선택하여 출력하기 위한 선택수단, 선택수단에서 출력되는 데이터와 싱크카운터에서 출력되는 신호를 가산하여 상기 크로스인터리브를 위한 어드레스를 상기 제1메모리로 출력하기 위한 가산기를 포함함을 특징으로 하는 크로스인터리브회로.A cross of a compact disc encoding system having a controller for generating a control signal, a cross interleave portion for generating an address for a cross interleave, and a first memory for reading data by an address signal output from the cross interleave portion. In the interleaving arrangement, the cross interleave unit may include a sink counter for counting sync signals output from the controller, a symbol counter for counting symbol clock signals cleared by a data time signal output from the controller, and a cross counter. At least one second memory for storing encoding data for interleaving and input and output data separately and simultaneously generating an address corresponding to a signal output from the symbol counter, based on a selection control signal output from the controller Selection means for selecting and outputting only the address of the corresponding data among the addresses generated in the second memory, and adding the data output from the selection means and the signal output from the sink counter to add the address for the cross-interleave to the first address. And an adder for outputting to a memory. 컴팩트디스크의 엔코딩시스템의 크로스인터리브방법에 있어서, 상기 엔코딩시스템의 출력신호를 기준으로 하여 크로스인터리브규칙에 따른 지연량에 의하여 각 채널의 데이터구간에 해당되는 엔코딩값을 설정하기 위한 엔코딩값설정과정, 상기 엔코딩값설정과정에서 설정된 데이터구간의 엔코딩값간의 차에 의하여 각 채널에 할당되는 메모리영역을 가변적으로 설정하기 위한 메모리영역 설정과정을 포함함을 특징으로 하는 크로스인터리브방법.A cross-interleave method of an encoding system of a compact disc, comprising: an encoding value setting process for setting an encoding value corresponding to a data section of each channel by a delay amount according to a cross-interleave rule based on an output signal of the encoding system; And a memory area setting step of variably setting a memory area allocated to each channel by a difference between encoding values of data sections set in the encoding value setting step. 제3항에 있어서, 상기 메모리영역설정과정에서 설정되는 메모리영역은 로스인터리브규칙에 의해 상기 채널에 할당되는 버퍼의 개수에 따라 차등을 두도록 형성함을 특징으로 하는 크로스인터리브방법.4. The cross-interleaving method of claim 3, wherein the memory area set in the memory area setting process is formed to have a difference according to the number of buffers allocated to the channel by a loss interleaving rule. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920019825A 1992-10-27 1992-10-27 Cross interleaing method and its circuit KR0123766B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920019825A KR0123766B1 (en) 1992-10-27 1992-10-27 Cross interleaing method and its circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920019825A KR0123766B1 (en) 1992-10-27 1992-10-27 Cross interleaing method and its circuit

Publications (2)

Publication Number Publication Date
KR940009976A true KR940009976A (en) 1994-05-24
KR0123766B1 KR0123766B1 (en) 1997-11-27

Family

ID=19341831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019825A KR0123766B1 (en) 1992-10-27 1992-10-27 Cross interleaing method and its circuit

Country Status (1)

Country Link
KR (1) KR0123766B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910484B1 (en) * 2002-11-12 2009-08-04 주식회사 포스코 An apparatus for supporting a strip trimmed by a side trimmer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910484B1 (en) * 2002-11-12 2009-08-04 주식회사 포스코 An apparatus for supporting a strip trimmed by a side trimmer

Also Published As

Publication number Publication date
KR0123766B1 (en) 1997-11-27

Similar Documents

Publication Publication Date Title
KR900005264A (en) Clock Signal Switching Circuit and Its Switching Method
KR19980022358A (en) Baseband interleaver
TW370752B (en) Multi-carrier transmission interleaving device and method
CA2072046C (en) Semiconductor memory device
KR0161868B1 (en) Memory address control circuit
KR940009976A (en) Cross Interleave Method and Circuit
US5144571A (en) Direct digital synthesizer with feedback shift register
KR950002457A (en) Zigzag address generation device and method
KR920005082A (en) Cross interleaved circuit
US5381107A (en) Time-base inversion type linear phase filter of the infinite impulse response type having linear phase characteristics
KR100522559B1 (en) Digital circuit with filter unit for suppressing glitches
KR0171823B1 (en) Address generation circuit of rom of quadrature mirror filter
JPS59195309A (en) Interleave circuit
KR100261183B1 (en) Counter
SU1095397A1 (en) Converter of binary signal to balanced five-level signal
KR0148182B1 (en) Quadruple bank memory control circuit
KR100451170B1 (en) Release-guard signal generation circuit for read/write for processor
KR980011421A (en) Address generating circuit
JPH03211915A (en) Fractional frequency divider
KR960028665A (en) Multichannel Spatial Conversion Switch and Method
JPS6157115A (en) Data delay circuit
CS234296B1 (en) Digital averaging circuit connection
KR960028472A (en) Code Generator of PT Vector Quantizer
KR950010382A (en) ROM Table Selection Circuit in Variable Length Code Decoder
JPH07101552B2 (en) Memory integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee