KR940008331B1 - Semiconductor device having improved adhesive structure and method of producing the same - Google Patents

Semiconductor device having improved adhesive structure and method of producing the same Download PDF

Info

Publication number
KR940008331B1
KR940008331B1 KR1019900021094A KR900021094A KR940008331B1 KR 940008331 B1 KR940008331 B1 KR 940008331B1 KR 1019900021094 A KR1019900021094 A KR 1019900021094A KR 900021094 A KR900021094 A KR 900021094A KR 940008331 B1 KR940008331 B1 KR 940008331B1
Authority
KR
South Korea
Prior art keywords
package
intermediate layer
semiconductor device
component
thermal expansion
Prior art date
Application number
KR1019900021094A
Other languages
Korean (ko)
Other versions
KR910013443A (en
Inventor
다께시 다께나가
도시오 하마노
다께끼요 사이또
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP33758589A external-priority patent/JP2751501B2/en
Priority claimed from JP2221809A external-priority patent/JP2788672B2/en
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910013443A publication Critical patent/KR910013443A/en
Application granted granted Critical
Publication of KR940008331B1 publication Critical patent/KR940008331B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.No content.

Description

개선된 접착구조를 갖춘 반도체 장치와 그 제조방법Semiconductor device with improved adhesive structure and manufacturing method

제1도는 종래 반도체 장치의 횡단면도.1 is a cross-sectional view of a conventional semiconductor device.

제2도는 제1도에 도시된 쇄선으로 둘러 싸인 부분 확대 측면도.2 is a partially enlarged side view surrounded by the dashed line shown in FIG.

제3도는 본 발명의 제1바람직한 실시예에 따른 바체 장치의 횡단면도.3 is a cross-sectional view of the body apparatus according to the first preferred embodiment of the present invention.

제4도는 제3도에 도시된 반도체 장치의 부분 분해 투시도.4 is a partially exploded perspective view of the semiconductor device shown in FIG.

제5도는 제3도에 도시된 반도체 장치의 일부 확대도.FIG. 5 is an enlarged view of a portion of the semiconductor device shown in FIG.

제6도는 본 발명의 제1바람직한 실시예에 따른 또다른 반도체 장치의 횡단면도.6 is a cross-sectional view of another semiconductor device according to the first preferred embodiment of the present invention.

제7도는 제6도에 도시된 반도체 장치의 투시도.FIG. 7 is a perspective view of the semiconductor device shown in FIG.

제8도는 본 발명의 제2바람직한 실시예에 따른 반도체 장치의 횡단면도.8 is a cross-sectional view of a semiconductor device according to a second preferred embodiment of the present invention.

제9도는 제8도에 도시된 반도체 장치의 일부 확대도.9 is an enlarged view of a portion of the semiconductor device shown in FIG. 8;

제10도는 본 발명의 제3바람직한 실시예에 따른 반도체 장치의 횡단면도.10 is a cross sectional view of a semiconductor device according to a third preferred embodiment of the present invention.

제11도는 본 발명의 제4바람직한 실시예에 따른 반도체 장치의 횡단면도.11 is a cross sectional view of a semiconductor device according to a fourth preferred embodiment of the present invention.

제12도는 본 발명의 제5바람직한 실시예에 따른 반도체 장치의 횡단면도.12 is a cross-sectional view of a semiconductor device in accordance with a fifth preferred embodiment of the present invention.

제13도는 제12도에 도시된 패키지의 투시도.FIG. 13 is a perspective view of the package shown in FIG. 12. FIG.

제14도는 본 발명의 제5바람직한 실시예에 따른 또다른 장치의 횡단면도.14 is a cross-sectional view of another device according to a fifth preferred embodiment of the present invention.

[기술분야 및 배경기술][Technical Field and Background Art]

본 발명은 일반적으로 반도체 장치에 관한 것인데, 특히 패키지와 덮개와 같은 구조 소자를 접착하는데 있어서 개선점에 관한 것이다.The present invention relates generally to semiconductor devices, and more particularly to improvements in bonding structural elements such as packages and covers.

더욱이, 본 발명은 이러한 반도체 장치를 제조하는 방법과 관련된다.Moreover, the present invention relates to a method of manufacturing such a semiconductor device.

최근에, 대규모 크기의 반도체 칩은 고 집적도를 실현하기 위하여 이용되어 왔다. 반도체 칩 크기가 증가함에 따라, 반도체 칩을 수용하는 패키지도 또한 증가한다. 예를들면, 캡 또는 덮개라 불리우는 리드(lid)는 접착제로 패키지의 스테이지 표면에 접착된다.Recently, large-scale semiconductor chips have been used to realize high integration. As semiconductor chip size increases, so does the package that accommodates the semiconductor chip. For example, a lid, called a cap or lid, is glued to the stage surface of the package with an adhesive.

특히 패키지가 대규모 반도체 칩을 수용할 때, 패키지와 리드사이의 접착부의 충분한 강도를 얻은 것이 필요하다.In particular, when the package accommodates large-scale semiconductor chips, it is necessary to obtain sufficient strength of the bond between the package and the leads.

제1도를 참조하면, 종래 프리트(frit)봉입형 반도체 장치(1)가 도시되어 있다.Referring to FIG. 1, a conventional frit encapsulated semiconductor device 1 is shown.

제2도는 제1도에 도시된 쇄선으로 둘러싸인 부분의 확대도이다. 반도체 장치(1)는 세라믹 패키지(2), 집적 회로가 형성되는 반도체 칩(3), 리드(4) 및 유리층(5)으로 구성되어 있다. 세라믹 패키지(2)는 반도체 칩(3)이 수용되는 리세스부를 가진다. 리드(4)는 유리층(5)에 의하여 세라믹 패키지(2)의 스테이지(상부)표면에 접착된다.FIG. 2 is an enlarged view of the portion enclosed by the broken line shown in FIG. The semiconductor device 1 is composed of a ceramic package 2, a semiconductor chip 3 on which an integrated circuit is formed, a lead 4, and a glass layer 5. The ceramic package 2 has a recess in which the semiconductor chip 3 is accommodated. The lid 4 is bonded to the stage (top) surface of the ceramic package 2 by the glass layer 5.

일반적으로, 칩 크기가 증가함에 따라 리드(4)에 부가되는 무게는 반도체장치를 봉입하는데 신뢰도를 개선시키기 위하여 다양하게 변화된다.In general, as the chip size increases, the weight added to the leads 4 is varied in order to improve reliability in encapsulating the semiconductor device.

출원인 은 MIL-STD-883C 1011 COND.A에 근거한 열적 충격 테스트를 사용하여, 제1도에 도시된 반도체 장치(1)의 샘플을 0℃에서 유지된 챔버와 100℃에서 유지된 챔버에 교대로 집어 넣었다.Applicants alternated the sample of semiconductor device 1 shown in FIG. 1 to a chamber maintained at 0 ° C. and a chamber maintained at 100 ° C. using a thermal shock test based on MIL-STD-883C 1011 COND.A. I put it in.

열적 충격 테스트의 결과는 표[1]에 도시되는데, 이것은 나중에 기술하겠다. 교대로 밀어넣기 동작이 반복하여 약 300번 정도 실행될 때, 모든 샘플 각각의 리드(4) 주변부를 따라서 유리층(5)의 일부에 균열이 생긴다.The results of the thermal shock test are shown in Table [1], which will be described later. When alternately pushing operations are repeatedly performed about 300 times, cracks occur in a part of the glass layer 5 along the periphery of the lid 4 of each sample.

이것은 유리층(5)과 세라믹 패키지(2) 사이의 접착 강도가 충분하지 못하여 접착부가 열적 충격에 약하다는 것을 의미한다.This means that the adhesive strength between the glass layer 5 and the ceramic package 2 is not sufficient, so that the adhesive portion is vulnerable to thermal shock.

그 이유는 다음과 같이 고찰된다. 세라믹 패키지(2)의 스테이지 표면(Cu)은 중심선 평균 조도(組島)(Ra)로 표시될때 약 0.3 내지 0.4 사이의 조도를 가진다. 공지된 바와 같이, 중심선 평균 조도(Ra)는 다음과 같이 정의된다..The reason is considered as follows. The stage surface Cu of the ceramic package 2 has a roughness of between about 0.3 and 0.4 when represented by the center line average roughness Ra. As is known, the centerline average roughness Ra is defined as follows. .

여기서 x는 중심선의 방향, l는 측정길이이며 f(x)(=y)는 조도 곡선이다. 그리하여, 고정(anchor)효과가 접착정도를 보여주는 곳에서 충분한 고정 효과를 얻지 못한다. 유리층(5)의 요철부(5a)(주변 테이퍼부)는 블록부이다.Where x is the direction of the center line, l is the measurement length, and f (x) (= y) is the roughness curve. Thus, a sufficient anchoring effect is not obtained where the anchor effect shows the degree of adhesion. The uneven part 5a (peripheral taper part) of the glass layer 5 is a block part.

그 결과, 리드(4)의 에지로부터 밖으로 연장하는 유리층(5)의 일부는 충분한 길이(a)를 갖지 못하여, 접착 영역이 좁다.As a result, a part of the glass layer 5 extending out from the edge of the lid 4 does not have a sufficient length a, so that the adhesive region is narrow.

더욱이, 세라믹 패키지(2)의 열 팽창계수와 유리층(5)의 열팽창 계수 사이의 차이는 균열 발생에 영향을 끼친다. 유사한 문제들이 반도체 칩(3)과 패키지(2) 사이에서 일어난다.Moreover, the difference between the coefficient of thermal expansion of the ceramic package 2 and the coefficient of thermal expansion of the glass layer 5 affects the occurrence of cracking. Similar problems arise between the semiconductor chip 3 and the package 2.

[발명의 개요]Overview of the Invention

상기 단점들이 소거된 개선된 반도체 장치를 제공하는 것이 본 발명의 일반적인 목적이다. 본 발명의 특별한 목적을 리드와 패키지 사이의 접착부가 개선된 접착 강도를 갖게 하여 반도체 장치가 열적 충격에 저항력이 있는 반도체 장치를 제공하는 것이다.It is a general object of the present invention to provide an improved semiconductor device in which the above disadvantages are eliminated. It is a particular object of the present invention to provide a semiconductor device in which a semiconductor device is resistant to thermal shock by having an improved adhesive strength between the lead and the package.

본 발명의 상기 목적은, 패키지, 이 패키지상에 구비되는 반도체 칩, 패키지상에 형성된 제1중간층, 이 제1중간층 상에 형성된 접착층, 및 이 접착층상에 형성되고 반도체 칩을 봉입하는 리드로 구성되고 여기서 제1중간층은 패키지의 주요성분과 동일한 성분을 포함하는 반도체 장치에 의하여 성취될 수 있다.The object of the present invention comprises a package, a semiconductor chip provided on the package, a first intermediate layer formed on the package, an adhesive layer formed on the first intermediate layer, and a lead formed on the adhesive layer and encapsulating the semiconductor chip. Wherein the first intermediate layer can be achieved by a semiconductor device comprising the same components as the main components of the package.

본 발명의 또다른 목적은 반도체 칩과 패키지 사이의 접착부가 개선된 접착 강도를 갖게 하여 반도체 장치가 열적 충격에 저항력을 갖게 하는 반도체 장치를 제공하는 것이다.It is still another object of the present invention to provide a semiconductor device in which the adhesive portion between the semiconductor chip and the package has improved adhesive strength, thereby making the semiconductor device resistant to thermal shock.

본 발명의 이러한 목적은, 패키지, 패키지 상에 형성된 중간층, 이 중간층상에 형성된 접착층, 이 접착층상에 형성된 반도체 칩, 및 패키지 상에 고정되고 반도체 칩을 봉입하는 리드로 구성되고, 여기서 중간층은 패키지의 주요 성분과 동일한 성분을 포함하는 반도체 장치에 의하여 성취될 수 있다.This object of the invention consists of a package, an intermediate layer formed on the package, an adhesive layer formed on the intermediate layer, a semiconductor chip formed on the adhesive layer, and a lead fixed on the package and encapsulating the semiconductor chip, wherein the intermediate layer is a package It can be achieved by a semiconductor device comprising the same component as the main component of.

본 발명의 또다른 목적은 상기와 같은 중간층을 가지는 반도체 장치를 제조하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having such an intermediate layer.

본 발명의 이러한 목적은, 스크린 인쇄 과정에 의하여 반도체 칩이 장착되는 패키지의 소정 영역상에 패키지의 주요 성분과 동일한 성분을 가지는 테이스트를 형성하는 단계, 중간층이 패키지의 소정 영역상에 형성되도록 소정 온도에서 페이스트를 소결시키는 단계 및 중간층과 리드 사이에 구비된 접착제를 이용하여 중간층에 리드를 접착하는 단계로 구성되는 반도체 장치를 제조하는 방법에 의하여 성취될 수 있다.The object of the present invention is to form a taste having the same components as the main components of the package on a predetermined region of the package on which the semiconductor chip is mounted by a screen printing process, wherein the intermediate layer is formed on the predetermined region of the package. It can be achieved by a method of manufacturing a semiconductor device consisting of the step of sintering the paste in the step and bonding the lead to the intermediate layer using an adhesive provided between the intermediate layer and the lead.

[바람직한 실시예의 설명][Description of Preferred Embodiment]

본 발명의 제1바람직한 실시예를 기술하자. 제3도 및 제4도를 참조하여, 본 발명의 제1바람직한 실시예에 따른 반도체 장치(10)가 기술된다.Let us describe a first preferred embodiment of the invention. 3 and 4, a semiconductor device 10 according to a first preferred embodiment of the present invention is described.

제3도 및 제4도에서 반도체 장치는 단자 핀의 핀 그리드 어레이 및 프리트 형봉입을 갖는다.In FIGS. 3 and 4, the semiconductor device has a pin grid array and frit encapsulation of terminal pins.

반도체 장치(10)는 알루미나 패키지(11)를 가지며, 그의 스테이지 표면에 리세스부를 가진다. 반도체 칩(12)은 알루미나 패키지(11)의 미세스 부에 수용되며 예컨대 금, 금-실리콘, 은 에폭시수지, 은 폴리이미드 수지 또는 은 유리등을 이용하여 고정된다.The semiconductor device 10 has an alumina package 11 and has a recessed portion on its stage surface. The semiconductor chip 12 is accommodated in the fine portion of the alumina package 11 and fixed using, for example, gold, gold-silicon, silver epoxy resin, silver polyimide resin or silver glass.

금-실리콘이 이용될때, 금이 알루미나 패키지(11)의 리세스 부위에 도금된다. 나중에 기술되는 바와 같이, 반도체 칩은 패키지(11)에 고정되는 것이 바람직하다.When gold-silicon is used, gold is plated on the recessed portion of the alumina package 11. As will be described later, the semiconductor chip is preferably fixed to the package 11.

알루미나 등과 같은 세라믹 기판으로 형성된 리드(13)는 알루미나 패키지(11)의 스테이지 표면(11a)의 리드 장착부(14)에 위치되어, 반도체 칩(12)을 밀폐하여 봉입한다.A lead 13 formed of a ceramic substrate such as alumina or the like is positioned in the lead mounting portion 14 of the stage surface 11a of the alumina package 11 to seal and enclose the semiconductor chip 12.

제4도에서 리드 장착부(14)는 2점 쇄선으로 표시된다. 알루미나 페이스트 층(중간층)(15)은 리드 장착부(14)를 포함하여 리드장착부(1A)보다 큰 스테이지 표면(11a)의 일부에 코팅된다.In FIG. 4, the lead mounting portion 14 is indicated by a dashed two-dotted line. The alumina paste layer (intermediate layer) 15 is coated on a part of the stage surface 11a including the lead mount 14 and larger than the lead mount 1A.

알루미나 패키지(11)의 스테이지 표면위에 내부 패턴(18)에 전기적으로 결합된 다수의 핀(리이드) 단자(17)는 알루미나 패키지(11)로부터 연장된다. 내부 패턴은 본딩 와이어(19)를 거쳐서 반도체 칩(12) 위에 형성된 집적 회로에 전기적으로 접속된다.A plurality of pin (lead) terminals 17 electrically connected to the inner pattern 18 on the stage surface of the alumina package 11 extend from the alumina package 11. The inner pattern is electrically connected to the integrated circuit formed on the semiconductor chip 12 via the bonding wire 19.

알루미나 페이스 층(15)은 알루미나(Al2O3)와 유리를 포함하는 페이스트로 형성된다. 예컨대, 알루미나 페이스는 5㎛와 6㎛ 사이의 직경을 가지는 알루미나 입자의 혼합물과 유리 성분을 포함한다.The alumina face layer 15 is formed of a paste comprising alumina (Al 2 O 3 ) and glass. For example, the alumina face comprises a glass component and a mixture of alumina particles having a diameter between 5 μm and 6 μm.

이러한 알루미나 페이스트는 종래의 스크린 인쇄 과정에 의하여 스테이지 표면(11a)의 상기 언급된 부분위에 인쇄된다. 인쇄 알루미나 페이스트 층은 예컨대 30㎛M의 두께를 가진다. 그 후에, 인쇄 알루미나 페이스트 층은 수 시간동안 1500℃와 1600℃ 사이의 온도에서 소결된다.This alumina paste is printed on the above-mentioned portion of the stage surface 11a by a conventional screen printing process. The printed alumina paste layer has, for example, a thickness of 30 μm. Thereafter, the printed alumina paste layer is sintered at a temperature between 1500 ° C. and 1600 ° C. for several hours.

소결된 후, 알루미나 페이스트 층은 약 20μM 두께이다. 알루미나 페이스트 층(15)은 상기 언급된 방법으로 형성된다.After sintering, the alumina paste layer is about 20 μM thick. The alumina paste layer 15 is formed by the above-mentioned method.

알루미나 페이스트 층(15)의 표면은 0.5 내지 0.8 사이의 중심선 평균 조도(Ra)를 가진다. 알루미나 페이스트 층(15)의 표면 조도는 패키지(11)의 스테이지 표면(11a)의 약 2배이다. 이것은 패키지(11)의 스테이지 표면(11a)이 알루미나 패키지(11)의 다수의 알루미나 층이 스택되는 과정중에 가해진 압력의 함수로 인하여 평탄해진다는 사실때문에 생긴다.The surface of the alumina paste layer 15 has a centerline average roughness Ra between 0.5 and 0.8. The surface roughness of the alumina paste layer 15 is about twice the stage surface 11a of the package 11. This is due to the fact that the stage surface 11a of the package 11 is flattened as a function of the pressure applied during the process of stacking a plurality of alumina layers of the alumina package 11.

반면에 알루미나 페이스트 층(15)의 표면 조도는 스크린 인쇄 과정중 메시마스크의 이용과 알루미나 페이스트 층(15)의 형성중에 가해진 압력이 없다는 사실때문에 생긴다. 알루미나 입자가 알루미나 패키지를 형성하는데 이용되는 알루미나 입자와 실제로 동일한 직경을 갖는때 조차도, 알루미나 페이스트 층(15)의 표면을 알루미나 패키지(11) 보다도 더 거칠다.On the other hand, the surface roughness of the alumina paste layer 15 results from the use of the mesh mask during the screen printing process and the fact that there is no pressure applied during the formation of the alumina paste layer 15. Even when the alumina particles have a diameter substantially the same as the alumina particles used to form the alumina package, the surface of the alumina paste layer 15 is rougher than the alumina package 11.

알루미나 페이스트 층(15)을 형성하는데 이용된 알루미나 입자의 직경(예컨대, 5㎛ 내지 6㎛ 범위) 보다 큰 직경의 알루미나 직경이 알루미나 페이스트 층(15)을 형성하는데 이용된다면, 알루미나 페이스트 층(15)의 표면조도는 증강할 것이다.If an alumina diameter of a diameter larger than the diameter of the alumina particles used to form the alumina paste layer 15 (eg, in the range of 5 μm to 6 μm) is used to form the alumina paste layer 15, the alumina paste layer 15 may be used. Surface roughness will be enhanced.

상기 기술은 다른 세라믹 입자에 대해서도 마찬가지다.The same technique applies to other ceramic particles.

그러나, 다음 경우에, 알루미나 패키지(11)보다 큰 직경을 가지는 알루미나 입자는 알루미나 페이스트 층(15)을 형성하는데 이용되는 것이 바람직하다.However, in the following case, alumina particles having a diameter larger than that of the alumina package 11 are preferably used to form the alumina paste layer 15.

예를들면, 리드(13)는 알루미나 패키지(11)의 중간 단계부에 위치되는 경우가 있다. 알루미나 패키지의 상부 표면은 1개 이상의 중간 단계부를 거쳐서 반도체 칩(12)이 위치되는 바닥 표면에 결합된다.For example, the lid 13 may be located at the intermediate stage of the alumina package 11. The top surface of the alumina package is coupled to the bottom surface on which the semiconductor chip 12 is located via one or more intermediate steps.

최종 제조 단계에서 알루미나 패키지(11)의 중간 단계부에 알루미나 페이스트를 코팅하는 것은 불가능하다. 이러한 경우에, 알루미나 페이스트는 중간 단계부에서 코팅되며, 그후에, 상부 알루미나 층이 중간부에 위치되어 소결된다.It is impossible to coat the alumina paste in the intermediate stage of the alumina package 11 in the final manufacturing step. In this case, the alumina paste is coated in the intermediate stage, after which the upper alumina layer is placed in the intermediate and sintered.

상기 단계중, 중간부에 형성된 알루미나 페이스트 층에 압력이 가해진다.During this step, pressure is applied to the alumina paste layer formed in the middle portion.

그리하여 알루미나 페이스트 층의 충분한 표면 조도를 얻을 수 없다.Thus, sufficient surface roughness of the alumina paste layer cannot be obtained.

이러한 경우, 보다 큰 직경을 가지는 알루미나 입자의 알루미나 페이스트 층을 형성함으로써, 충분한 표면 조도를 얻을 수 있다.In such a case, sufficient surface roughness can be obtained by forming an alumina paste layer of alumina particles having a larger diameter.

더욱이, 다음의 경우는 알루미나 페이스트 층을 형성하도록 보다 큰 직겯을 가지는 알루미나 입자를 이용해야 한다.Moreover, in the following cases, alumina particles having a larger order should be used to form an alumina paste layer.

알루미나 패키지(11)와 알루미나 페이스트 층(15)이 매우 미세한 알루미나 입자로 형성된다면, 알루미나 페이스트 층(15)의 충분한 표면 조도를 이것이 스크린 인쇄 과정에 의하여 형성될지라도 얻을 수 없을 것이다.If the alumina package 11 and the alumina paste layer 15 are formed of very fine alumina particles, sufficient surface roughness of the alumina paste layer 15 may not be obtained even if it is formed by the screen printing process.

이 경우에는 매우 고운 알루미나 입자의 직경보다 훨씬 큰, 직경을 갖는 알루미나 입자의 알루미나 페이스트 층을 형성하는 것이 바람직하다.In this case, it is preferable to form an alumina paste layer of alumina particles having a diameter which is much larger than the diameter of the very fine alumina particles.

유리층(16)은 유리를 용융시켜 그 용융된 유리를 응결시킴으로써 형성된다. 유리층(16)은 봉입부재로서 작용하고 리드(13)와 패키지(11) 상에 넣는다. 알루미나 패키지(11)의 일면상의 유리층(16)의 표면은 알루미나 페이스트 층(15)의 대응표면에 접착된다. 세라믹층과 비교해서 유리층은 알루미나 페이스트 층에서 좋은 유동성을 갖는다는 것을 알 수 있다.The glass layer 16 is formed by melting glass and condensing the molten glass. The glass layer 16 acts as a sealing member and is placed on the lid 13 and the package 11. The surface of the glass layer 16 on one surface of the alumina package 11 is bonded to the corresponding surface of the alumina paste layer 15. It can be seen that the glass layer has good fluidity in the alumina paste layer compared to the ceramic layer.

따라서 유리층(16)은 용융과정동안 알루미나페이스트 층(15)에서 팽창이 잘되므로 제5도에 도시된 것처럼, 유리층(16)에서 커다른 오목부(16a)가 얻어진다.Thus, the glass layer 16 expands well in the alumina paste layer 15 during the melting process, so that larger recesses 16a in the glass layer 16 are obtained, as shown in FIG.

오목부(16a) 즉, 유리층의 외부면(16a)은 오목하게 된다. 그결과, 모세관현상 때문에 리드(13)의 에지로부터 외부로 확장된 유리층(16)의 일부의 길이 'b'는 제2도에 도시된 전술한 길이 'a'보다 훨씬 크다.The recessed portion 16a, that is, the outer surface 16a of the glass layer, is recessed. As a result, the length 'b' of the portion of the glass layer 16 extending outward from the edge of the lid 13 due to capillary action is much larger than the aforementioned length 'a' shown in FIG.

[표 1]은 본 발명의 바람직한 제1실시예에 따른 장치(10)(제3도)와 종래의 장치(1)에 가한 전술한 열충격 시험의 결과를 나타낸다.Table 1 shows the results of the above-described thermal shock test applied to the apparatus 10 (FIG. 3) and the conventional apparatus 1 according to the first preferred embodiment of the present invention.

[표 1]TABLE 1

표 1에서 0/10은 10개의 샘플이 전혀 쪼개어지지 않았음을 의미하고 19/20는 20개중 19개가 쪼개어졌음을 의미한다.In Table 1, 0/10 means that 10 samples were not split at all and 19/20 means 19 of 20 were split.

2000회의 열충격을 그곳에 반복적으로 인가한후에도 장치(10)의 10개 샘플중 어느것도 쪼개어지지 않았음을 [표 1]에서 알 수 있다. 반면에, 장치(1)의 20개 샘플중 19개는 300회의 열충격을 그곳에 가한후에 쪼개어짐을 알 수 있다.It can be seen from Table 1 that none of the 10 samples of the device 10 were split even after repeated application of 2000 thermal shocks there. On the other hand, it can be seen that 19 of the 20 samples of the apparatus 1 split after 300 thermal shocks were applied thereto.

알루미나 페이스트 층(15)의 사용으로 염충격에 대한 저항이 극히 향상되었음을 결론지을 수 있다.It can be concluded that the use of the alumina paste layer 15 has greatly improved the resistance to salt shock.

전술한 반도체 장치(10)의 우수한 장점이 다음 이유때문이라는 것을 고려해야 한다.It should be taken into account that the above-mentioned excellent advantages of the semiconductor device 10 are for the following reasons.

첫째, 알루미나 페이스트 층(15)의 표면이 거칠기 때문에, 유리층(16)과 알루미나 페이스트 층(15)간의 놀라운 정착효과를 얻을 수 있다.First, since the surface of the alumina paste layer 15 is rough, an amazing fixing effect between the glass layer 16 and the alumina paste layer 15 can be obtained.

둘째, 알루미나 페이스트 층(15)이 표면조도가 크기때문에, 유리층(16)과 알루미나 페이스트 층(15)이 상호 접착되는 점착영역이 증가한다.Second, since the alumina paste layer 15 has a large surface roughness, the adhesion area to which the glass layer 16 and the alumina paste layer 15 adhere to each other increases.

세째, 유리층(16)의 외부장착부의 길이 'b'가 유리층(5)의 외부장착부의 길이 'a'보다 훨씬 크고 접착영역이 넓어지므로 유리층(16)의 오목부(16a)는 오목하게 된다.Third, since the length 'b' of the outer mounting portion of the glass layer 16 is much larger than the length 'a' of the outer mounting portion of the glass layer 5 and the bonding area becomes wider, the concave portion 16a of the glass layer 16 is concave. Done.

알루미나 페이스트 층(15)(알루미나 패키지(11))에 대하여 유리층(16)의 접착강도는 향상된 정착효과와 넓어진 접착영역때문에 커진다.The adhesion strength of the glass layer 16 to the alumina paste layer 15 (alumina package 11) is large due to the improved fixing effect and the wider adhesion area.

부가해서, 알루미나 페이스트 층(15)의 주변 가장자리에 대하여 리드(13)를 배치하기가 충분하기 때문에, 알루미나 패키지(11)상에 리드(13)의 위치를 정하기가 용이하다. 리드(13)가 알루미나 패키지(11)에 점착시킬때는 유리를 가열하여 용융시킨다. 열처리하는 동안, 알루미나 페이스트 층(15)은 상기 가열에 견딜 수 있으므로 아무런 문제가 없다.In addition, since it is sufficient to arrange the leads 13 with respect to the peripheral edge of the alumina paste layer 15, it is easy to position the leads 13 on the alumina package 11. When the lead 13 adheres to the alumina package 11, the glass is heated and melted. During the heat treatment, the alumina paste layer 15 can withstand the heating, so there is no problem.

알루미나 패키지(11)가 표준직경보다 큰 직경을 갖는 세라믹 입자로 형성되는 대체 실시예를 사용할 수 있다. 이런 경우에, 소결된후에는 알루미나 표면은 매우 거칠게 된다. 사용할 수 있다. 이런 경우에 알루미나 패키지(11)의 강도가 떨어지고 그곳의 수축율이 변하게 될 것이다.Alternative embodiments may be used in which the alumina package 11 is formed of ceramic particles having a diameter larger than the standard diameter. In this case, after sintering, the alumina surface becomes very rough. Can be used. In this case the strength of the alumina package 11 will drop and the shrinkage therein will change.

이런 이유 때문에 전술한 대체 실시예는 소용이 없다.For this reason, the alternative embodiments described above are useless.

반면에, 표준직경보다 작은 직경을 갖는 세라믹입자가 그곳의 강도를 크게하기 위해 알루미나 패키지(11)를 형성하는데 사용될때, 알루미나 패키지(11)의 표면은 소결된 후 작은 조도를 갖는다. 이런경우에, 알루미나 패키지(11)의 직경보다 큰 직경을 갖는 세라믹 입자를 함유하는 알루미나 페이스트 층(15)은 마치 알루미나 패키지(11)의 표면이 큰 조도를 갖는것처럼 작용한다.On the other hand, when ceramic particles having a diameter smaller than the standard diameter are used to form the alumina package 11 to increase its strength therein, the surface of the alumina package 11 has a small roughness after sintering. In this case, the alumina paste layer 15 containing ceramic particles having a diameter larger than the diameter of the alumina package 11 acts as if the surface of the alumina package 11 has a large roughness.

페이스트 기판으로 형성된 또다른 층으로 알루미나 페이스트 층(15)을 대체시킬 수 있다. 이런 경우에, 레지스트 층(15)의 재료선택이 중요하므로 페이스트 층(15)은 패키지(11)의 성분과 동일한 주요성분을 갖는다.Another layer formed of a paste substrate may replace the alumina paste layer 15. In this case, the material selection of the resist layer 15 is important so that the paste layer 15 has the same main components as the components of the package 11.

예컨대, 패키지(11)가 질화알루미늄(AlN) 및 유리로 형성되는 경우, 페이스트 층(15)은 질화알루미늄의 페이스트로 형성된다. 패키지가 멀라이트(mullie, Al6Si2O13)로 형성되는 경우, 페이스트 층(15)은 멀라이트 페이스트로 형성된다.For example, when the package 11 is formed of aluminum nitride (AlN) and glass, the paste layer 15 is formed of a paste of aluminum nitride. When the package is formed of mullite (Al 6 Si 2 O 13 ), the paste layer 15 is formed of mullite paste.

페이스트 층(15)은 이후에 설명하는것처럼 다수의 적층으로 구성될 수 있다.The paste layer 15 may be composed of a plurality of laminates as described later.

이후에 설명하는 것처럼 유리층(16)과 접촉하여 리드의 표면부에 페이스트 층을 코팅시킬 수 있다. 이런 경우에, 알루미나 패키지(11)에 대하여 리드(13)의 접착강도가 증가하므로, 반도체 장치는 열 충격에 더욱 더 잘 견딜 수 있다.As described later, the paste layer may be coated on the surface of the lead by contacting the glass layer 16. In this case, since the adhesive strength of the lead 13 with respect to the alumina package 11 is increased, the semiconductor device can better withstand thermal shock.

제6도 및 제7도에 대하여, 본 발명의 바람직한 제1실시예에 따라 또다른 반도체장치(20)를 예시하였다. 제6도 및 제7도의 반도체 장치(20)는 LCC(무연칩캐리어)형 반도체 장치이다. 반도체 장치(20)는 반도체 장치(22)가 수용되는 스테이지 표면상에 형성되는 리세스부를 갖는 유리 에폭시수지 패키지(21)를 구비한다.6 and 7, another semiconductor device 20 is illustrated according to the first preferred embodiment of the present invention. The semiconductor device 20 of FIGS. 6 and 7 is an LCC (lead-free chip carrier) type semiconductor device. The semiconductor device 20 includes a glass epoxy resin package 21 having a recess formed on a surface of a stage on which the semiconductor device 22 is accommodated.

예컨대, 본 발명의 제6실시예에 따라 오히려 은빛에폭시수지로 반도체장치(22)를 패키지(21)에 접착시킨다.For example, according to the sixth embodiment of the present invention, the semiconductor device 22 is bonded to the package 21 by using silver epoxy resin.

수지접착물(24)은 리드(23)의 하부면중 주변영역을 코팅한다. 솔더 레지스트 층(25)은 에폭시계솔더레지스트, 스크리인쇄공정 그리고 140℃ 내지 150℃에서 가공함으로써 패키지의 스테이지표면상에 형성된다.The resin adhesive 24 coats the peripheral area of the lower surface of the lid 23. The solder resist layer 25 is formed on the stage surface of the package by processing an epoxy-based solder resist, a screen printing process, and processing at 140 ° C to 150 ° C.

예컨대, 가공된 솔더레지스트 층(25)은 두께가 10 내지 30〔㎛〕이다. 솔더 레지스트 층(25)의 표면은 1.0 내지 4.0범위의 중심선평균조도(Ra)를 갖는다.For example, the processed solder resist layer 25 is 10 to 30 [mu m] thick. The surface of the solder resist layer 25 has a centerline average roughness Ra in the range of 1.0 to 4.0.

상기 표면조도는 유리 에폭시수지 패키지(21)의 것보다 훨씬 크다. 리드(23)는 에폭시 접착물(24)에 의해 패키지(21)의 스테이지 표면에 접착된다. 솔더레지스트층(25)의 사용으로 에폭시 접착물(24)과 패키지(21)간의 접착강도가 향상되므로, 반도체장치(20)는 향상된 내 열충격특성을 갖는다.The surface roughness is much larger than that of the glass epoxy resin package 21. The lid 23 is adhered to the stage surface of the package 21 by an epoxy adhesive 24. Since the adhesive strength between the epoxy adhesive 24 and the package 21 is improved by the use of the solder resist layer 25, the semiconductor device 20 has an improved thermal shock resistance.

또한 에폭시 접착물(24)과 접촉하여 리드(23)의 하부면중의 부분에 솔더레지스트층(23)을 코팅시키는 것이 가능하다. 이것은 접착강도 및 내열충격을 증가시킬 것이다.It is also possible to coat the soldering resist layer 23 on the portion of the lower surface of the lid 23 in contact with the epoxy adhesive 24. This will increase the adhesive strength and the thermal shock resistance.

제8도를 참고하여 본 발명의 제2실시예에 따른 반도체장치(30)를 설명하는데 제3도에 도시된 동일부분은 동일부재번호로 나타낸다.A semiconductor device 30 according to a second embodiment of the present invention will be described with reference to FIG. 8, wherein the same parts shown in FIG.

제3도에 도시된 알루미나 페이스트 층(15)을 제8도에 도시된 알루미나 페이스트 층(35)으로 바꾸었다. 알루미나 페이스트 층(35)은 패키지(11) 및 유리층(16)의 팽창계수와 상이한 팽창계수를 갖는 재료를 알루미나 패키지(11)의 스테이지 표면상에 한번 코팅함으로써 형성된다.The alumina paste layer 15 shown in FIG. 3 is replaced with the alumina paste layer 35 shown in FIG. The alumina paste layer 35 is formed by coating once on a stage surface of the alumina package 11 a material having an expansion coefficient different from that of the package 11 and the glass layer 16.

즉, 알루미나 페이스트 층(35)계단은 알루미나 패키지(11)의 열팽창계수와 유리층(16)의 열팽창계수간의 차를 흡수한다.That is, the alumina paste layer 35 step absorbs the difference between the thermal expansion coefficient of the alumina package 11 and the thermal expansion coefficient of the glass layer 16.

대개 알루미나의 열팽창계수는 알루미늄에 함유된 유리의 비율을 기초로하여 결정한다. 그래서, 상기 비율은 변화시킴으로써 알루미나의 열팽창계수를 변화시킬 수 있다.Usually the coefficient of thermal expansion of alumina is determined based on the proportion of glass contained in aluminum. Thus, by changing the ratio, it is possible to change the coefficient of thermal expansion of alumina.

예를들어, 알루미나가 60%의 알루미나 및 40%의 불규산염 납유리를 함유할때, 상기 알루미나의 옆팽창계수는 대략 5.4×10-6/℃이다.For example, when the alumina contains 60% alumina and 40% fluoride lead glass, the coefficient of lateral expansion of the alumina is approximately 5.4 × 10 −6 / ° C.

그래서, 알루미나 페이스트 층(35)은 유리층(16) 및 패키지(11)간의 약 점착부 즉, 큰 열팽창계수치를 갖는 부분에 제공된다. 환언하면, 알루미나 페이스트 층(35)은 열팽창계수차간에 제공된 버퍼층으로서 작용한다.Thus, the alumina paste layer 35 is provided at the weakly adhered portion between the glass layer 16 and the package 11, that is, the portion having a large coefficient of thermal expansion. In other words, the alumina paste layer 35 acts as a buffer layer provided between thermal expansion coefficient differences.

예컨대, 알루미나 패키지(11)의 열팽창계수(α1)는 7.6×10-8/℃이고, 유리층(16)의 열팽창계수(α2)는 6.9×10-6/℃이며, 리드(13)의 열팽창계수(α3)는 7.2×10-6/℃이다.For example, the coefficient of thermal expansion α 1 of the alumina package 11 is 7.6 × 10 −8 / ° C., and the coefficient of thermal expansion α 2 of the glass layer 16 is 6.9 × 10 −6 / ° C., and the lid 13 The thermal expansion coefficient (alpha) 3 of is 7.2x10 <-6> / degreeC .

그래서, 리드(13)와 유리층(16)간의 접촉면에서 얻어지는 열팽창계수간의 차(α3-α2)는 0.3×10-6/℃이고, 유리창(16)과 패키지(12)간의 접촉면에서 얻어지는 열팽창계수간의 차(α1-α2)는 0.7×10-6/℃이다.Thus, the difference (α 3 -α 2 ) between the coefficients of thermal expansion obtained at the contact surface between the lid 13 and the glass layer 16 is 0.3 × 10 −6 / ° C., and is obtained at the contact surface between the glass window 16 and the package 12. The difference (α 1 -α 2 ) between the coefficients of thermal expansion is 0.7 × 10 −6 / ° C.

즉, 유리층(16)과 패키지(11)간의 접촉면에서의 하는 리드(13)과 유리층(16)간의 접촉면에서의 차보다 더 크다.That is, the difference in the contact surface between the lead 13 and the glass layer 16 is greater than the contact surface between the glass layer 16 and the package 11.

상기 설명을 유념하고, 알루미나 페이스트 층(35)의 열팽창계수를 예컨대, 7.25×10-6/℃로 설정한다. 이런경우에, 열팽창계수의 차는 다음과 같다 :With the above explanation in mind, the thermal expansion coefficient of the alumina paste layer 35 is set to, for example, 7.25 × 10 −6 / ° C. In this case, the difference in coefficient of thermal expansion is:

△3=α1-α4=0.35×10-6/℃Δ3 = α 1 -α 4 = 0.35 × 10 -6 / ° C

△4=α4-α2=0.35×10-6/℃Δ4 = α 4 -α 2 = 0.35 × 10 -6 / ° C

그 결과, 내열충격이 증가한다.As a result, the thermal shock increases.

대개, 패키지를 형성하는 알루미나의 성질을 변경하기 위해서는, 기계적특성(휨강도), 전기적특성(유전상수, 유전소산요소, 부피저항, 항복전압) 및 다른특성(열전도성)에 비추어 유리층(16)의 성질과 함께 그것을 정합하는 것이 필요하다. 본 발명의 제2실시예에 따라, 알루미나 페이스트 층(35)은 리드(13)로 봉입되는 부분만을 코팅하고, 열팽창계수는 유리층(16) 및 패키지(11)간에 계단식으로 실제로는 점진적으로 변하므로 패키지(11)과 리드(11)간에 얻어지는 봉입특성을 용이하게 새선할 수 있다.Usually, in order to change the properties of the alumina forming the package, the glass layer 16 in view of the mechanical properties (bending strength), electrical properties (dielectric constant, dielectric dissipation factor, volume resistance, breakdown voltage) and other properties (thermal conductivity). It is necessary to match it with the nature of. According to the second embodiment of the present invention, the alumina paste layer 35 coats only the portion enclosed with the lid 13, and the coefficient of thermal expansion is actually gradually changed stepwise between the glass layer 16 and the package 11. Therefore, the sealing characteristic obtained between the package 11 and the lid 11 can be easily renewed.

제9도에 대해서는, 본 발명의 제2실시예의 변형을 예시하였다.9, a modification of the second embodiment of the present invention is illustrated.

제9도의 반도체 장치는 질화 알루미늄(AlN) 같은 고 열전도성 세라믹재료로 형성된다. 상기 고 열전도성 세라믹 재료의 계수와 저용융점 유리로 형성되는 유리층(16)의 계수간의 차가 커지므로, 패키지(11A)와 리드(13)간의 접착성에 대하여 문제가 발생한다. 질화 알루미늄의 열팽창계수가 약 5.0×10-6/℃이고 유리층(16)의 계수는 약 6.9×10-6/℃임을 주의해야 할 것이다.The semiconductor device of FIG. 9 is formed of a high thermal conductive ceramic material such as aluminum nitride (AlN). Since the difference between the coefficient of the high thermal conductivity ceramic material and the coefficient of the glass layer 16 formed of low melting point glass becomes large, a problem arises about the adhesiveness between the package 11A and the lid 13. It should be noted that the thermal expansion coefficient of aluminum nitride is about 5.0 × 10 −6 / ° C. and the coefficient of glass layer 16 is about 6.9 × 10 −6 / ° C.

상기 사실을 유념하고, 질화 알루미늄 패키지(11A)와 유리층(16)간의 버퍼층(35)을 변경시킴으로써 그것은 알루미나 및 유리를 각각 함유하는 세 개의 층(35a, 35b 및 35c)으로 구성된다. 층(35a, 35b 및 35c)은 서로 다음과 같은 상이한 열팽창 계수를 갖는다. 즉, 유리층(16)에 접촉한 층(35a)의 열팽창계수가 가장 크고, 질화 알루미늄 패키지(11a)에 접촉한 층(35c)의 계수가 가장 적다. 층(35b)의 열팽창계수는 층(35a)과 층(35b) 사이의 중간치이다. 층(35a)의 열팽창계수는 유리층(16)의 계수보다 작으며 층(35c)의 열팽창계수는 질화 알루미늄 패키지(11A)의 계수보다 크다. 버퍼층(35)은 유리층(16)과 질화 알루미늄 패키지(11A)의 계수간의 차이를 흡수하기 위해 작용한다. 버퍼층은 상기 세개의 층으로 제한되지는 않지만 임의의 갯수로 형성될 수 있음을 유의해야 한다.With this fact in mind, by changing the buffer layer 35 between the aluminum nitride package 11A and the glass layer 16, it consists of three layers 35a, 35b and 35c each containing alumina and glass. Layers 35a, 35b and 35c have different thermal expansion coefficients from one another as follows. That is, the coefficient of thermal expansion of the layer 35a in contact with the glass layer 16 is the largest, and the coefficient of the layer 35c in contact with the aluminum nitride package 11a is the smallest. The coefficient of thermal expansion of layer 35b is the median between layers 35a and 35b. The coefficient of thermal expansion of the layer 35a is smaller than that of the glass layer 16 and the coefficient of thermal expansion of the layer 35c is larger than that of the aluminum nitride package 11A. The buffer layer 35 serves to absorb the difference between the coefficients of the glass layer 16 and the aluminum nitride package 11A. It should be noted that the buffer layer is not limited to the above three layers but may be formed in any number.

층(35a, 35b 및 35c)은 세차례의 스크린 인쇄 공정을 행함으로써 형성된다는 것을 유의해야 할 것이다.It should be noted that the layers 35a, 35b and 35c are formed by performing three screen printing processes.

제10도에 대해서는, 본 발명의 제3실시예에 따른 반도체 장치(40)를 예시하였다. 제10도에서, 제3도에 도시된 부분과 동일부분은 동일부재번호로 도시하였다. 알루미나 페이스트 층(36)을 리드(13)와 유리층(16) 사이에 제공하였다. 알루미나 페이스트 층(36)은 0.5 내지 0.8사이의 중심선 평균조도를 갖는 표면을 갖는다. 알루미나 페이스트 층(36)은 알루미나 및 유리를 함유하므로 그곳의 열팽창계수(α5)는 약 7.05×10-6/℃이다.10, the semiconductor device 40 according to the third embodiment of the present invention is illustrated. In FIG. 10, the same parts as those shown in FIG. 3 are shown with the same reference numerals. An alumina paste layer 36 was provided between the lid 13 and the glass layer 16. The alumina paste layer 36 has a surface having a centerline average roughness of between 0.5 and 0.8. Since the alumina paste layer 36 contains alumina and glass, the coefficient of thermal expansion α 5 therein is about 7.05 × 10 −6 / ° C.

그 결과, △5=α3-α5=0.15×10-6/℃이고, △6=α5-α2=0.15×10-6/℃이다.As a result, it is (DELTA) 5 = (alpha) 3- ( alpha) 5 = 0.15 * 10 <-6> / degreeC and (DELTA) 6 = (alpha) 5- ( alpha) 2 = 0.15 * 10 <-6> / degreeC.

이런 배치로, 열적 팽창 계수의 점진적인 변화는 유리층(16)과 리드(13) 사이에서 얻어질 수 있어서 그들 사이의 접착이 향상될 수 있다.In this arrangement, a gradual change in the thermal expansion coefficient can be obtained between the glass layer 16 and the lid 13 so that the adhesion therebetween can be improved.

제11도에 대해, 본 발명의 제4실시예 따라 반도체 장치(60)가 예시되고 부재번호는 전의 도면에서 쓰인것과 같은 부재번호가 사용된다.Referring to FIG. 11, the semiconductor device 60 is illustrated according to the fourth embodiment of the present invention, and the member number is the same as that used in the previous drawings.

이 반도체 장치(50)는 본 발명의 제1 및 제2(3)실시예의 결합물이다. 알루미나 페이스트 층15(25, 35)은 패키지 11(11A)와 유리층(16) 사이에 구비되고 알루미나 페이스트 층(36)은 유리층(16)과 리드(13)사이에 구비된다.This semiconductor device 50 is a combination of the first and second (3) embodiments of the present invention. An alumina paste layer 15 (25, 35) is provided between the package 11 (11A) and the glass layer 16 and an alumina paste layer 36 is provided between the glass layer 16 and the lead 13.

제11도의 구조는 패키지 11(11A), 유리층(16) 및 리드(13) 사이에 가장 효과적인 접착을 갖을 것이다.The structure of FIG. 11 will have the most effective adhesion between the package 11 (11A), the glass layer 16 and the lid 13.

제8내지 10도의 구조는 제6 및 7도에 나타난 유리에폭시수지 패키지를 갖는 반도체 장치에 적용될 수 있다는 것을 알 수 있을 것이다. 즉, 제8 및 9도의 알루미나 페이스트 층(35)은 땜납 레지스트층(25)으로 대치되고 제10도의 알루미나 페이스트 층(36)은 땜납 레지스트층으로 대치된다.It will be appreciated that the structures of FIGS. 8-10 may be applied to semiconductor devices having the glass epoxy resin packages shown in FIGS. 6 and 7. That is, the alumina paste layer 35 of FIGS. 8 and 9 is replaced by the solder resist layer 25 and the alumina paste layer 36 of FIG. 10 is replaced by the solder resist layer.

본 발명의 제5실시예에 따른 반도체 장치(60)는 제12도를 참고하여 기술될 것이고 마찬가지로 도면의 부재번호는 전과 동일하게 쓴다. 제12도에서 부재(13)는 캡으로 언급된다. 본 발명의 제5실시예에 따라, 알루미나 페이스트 층(46)은 알루미나 패키지(11)와 은(Ag) 유리층(19) 사이에 구비되고 그위에 반도체 칩(12)이 장착된다.The semiconductor device 60 according to the fifth embodiment of the present invention will be described with reference to FIG. 12, and likewise, the member numbers in the drawings are the same as before. In figure 12 the member 13 is referred to as a cap. According to a fifth embodiment of the present invention, an alumina paste layer 46 is provided between the alumina package 11 and the silver (Ag) glass layer 19, on which the semiconductor chip 12 is mounted.

종래에 금-실리콘은 370℃의 공융온도를 갖고있다고 알려져 왔다.Gold-silicon has conventionally been known to have a eutectic temperature of 370 ° C.

금이 덮여지는 알루미나 패키지는 370℃ 보다 높은 온도에서 가열되어 공융 금-실리콘이 금 플레이트 및 실리콘 칩 사이에 형성되고 반도체 칩(12)이 알루미나 패키지(11)의 스테이지 표면상에 고정된다.The alumina package covered with gold is heated at a temperature higher than 370 ° C. so that eutectic gold-silicon is formed between the gold plate and the silicon chip and the semiconductor chip 12 is fixed on the stage surface of the alumina package 11.

칩 크기가 증가하기때문에, 반도체 칩(12)이 크게 휘는 것을 알 수 있을 것이다. 반도체 칩(12)의 휨은 반도채칩(12)과 알루미나 패키지(11)사이의 접착을 저하시킨다. 그런경우에, 구멍이 금-실리콘 층(46)안에 생기기 쉽고 압력집중이 구멍주위에 생길 것이다. 이렇게, 나머지 압력과 열적 압력이 증가할 것이다. 최악의 경우에, 반도체 칩(12)의 부서질 것이다.As the chip size increases, it can be seen that the semiconductor chip 12 bends significantly. The warpage of the semiconductor chip 12 lowers the adhesion between the semiconductor chip 12 and the alumina package 11. In such a case, holes are likely to occur in the gold-silicon layer 46 and pressure concentration will occur around the holes. Thus, the remaining pressure and thermal pressure will increase. In the worst case, the semiconductor chip 12 will break.

상기 문제점을 제거하기 위하여, 종래에는, 금(Au)이나 금-실리콘(Au-Si)으로된 페리트(얇은 조각)부재가 반도체 칩(12)과 알루미나 패키지(11) 사이에 구비되거나 은 에폭시 수지, 은 폴리미드 수지같은 작은 영(Young)의 계수를 갖는 물질인 은 유리 혹은 알루미늄 유리가 그들 사이에 구비된다.In order to eliminate the above problem, conventionally, a ferrite (thin piece) member made of gold (Au) or gold-silicon (Au-Si) is provided between the semiconductor chip 12 and the alumina package 11 or silver epoxy. Silver glass or aluminum glass, which is a material having a small Young's modulus such as resin or silver polyamide resin, is provided between them.

그러나, 특히 금은 함유하는 그런 패리트 부재의 부재의 사용은 생상비를 증가시키고 상기 물질의 사용은 양호한 유동성과 양호한 메니스커스를 제공하지 못한다.However, the use of such a parit member, especially containing gold and silver, increases the cost of production and the use of such materials does not provide good fluidity and good meniscus.

본 발명의 제5실시예는 세라믹 페이스트 층(45)을 사용하여 이런 문제점을 극복한다. 알루미나 페이스트 층(45)은 스크린 프린팅 과정에 의한 유리와 알루미누를 조합한 페이스트를 코팅하고 그것을 약 1500∼1600℃의 온도에서 소결하여 형성된다.The fifth embodiment of the present invention overcomes this problem by using the ceramic paste layer 45. The alumina paste layer 45 is formed by coating a paste combining glass and aluminu by screen printing and sintering it at a temperature of about 1500 to 1600 ° C.

전에 기술했듯이, 소결된후의 알루미나 페이스트 층(45)은 0.5-0.8의 조도를 갖는 표면이 약 20㎛의 두께이다.As previously described, the alumina paste layer 45 after sintering has a thickness of about 20 μm with a surface having a roughness of 0.5-0.8.

알루미나 페이스트 층(45)은 알루미나 패키지(11)(이것은 약 7×10-6와 같다의 알루미나와 반도체 칩(12) (이것은 약 3.5-4×10-6과 같다)의 실리콘의 것사이의 열팽창 계수를 갖는다. 은 유리층(46)은 분배과정에 의해 알루미나 페이스트 층(45)상에 형성된다. 생산비를 고려하여 은유리를 사용하는 것이 바람직하다.The alumina paste layer 45 is a thermal expansion between the alumina of the alumina package 11 (which is equal to about 7 × 10 −6 ) and the silicon of the semiconductor chip 12 (which is equal to about 3.5-4 × 10 −6 ) The silver glass layer 46 is formed on the alumina paste layer 45 by a dispensing process, and it is preferable to use silver glass in consideration of the production cost.

제13도는 제12도의 알루미나 패키지(11)의 원근도이다. 예를들어, 알루미나 패키지(11)는 35mm×35mm의 면적과 2mm의 두께를 갖는다. 알루미나 페이스트 층(45)은 역시 칩 본딩과정에서 사용되는 얼라인먼트마크로 작용한다. 알루미나 페이스트 층(45)을 수정하는 것이 가능하여 그것은 다수의 누적된 층을 형성한다.FIG. 13 is a perspective view of the alumina package 11 of FIG. 12. For example, the alumina package 11 has an area of 35 mm x 35 mm and a thickness of 2 mm. The alumina paste layer 45 also serves as an alignment mark used in the chip bonding process. It is possible to modify the alumina paste layer 45 so that it forms a plurality of stacked layers.

알루미나 페이스트 층(45)은 돛 효과와 메니스커스를 증가시키는 증가된 조도를 갖기 때문에 알루미나 페이스트 층(45)의 사용은 반도체칩(12)과 알루미나 패키지(11) 사이의 접착을 증가시킨다. 더욱이, 알루미나 페이스트 층(45)은 알루미나 패키지(11)의 것과 반도체 칩(12)의 것 사이의 열적팽창계수를 갖기때문에 반도체칩(12)이 알루미나 패키지(11)에 고정될때 알루미나 페이스트 층(45)의 사용은 발생하는 압력을 완화시킨다.The use of the alumina paste layer 45 increases the adhesion between the semiconductor chip 12 and the alumina package 11 because the alumina paste layer 45 has increased roughness, which increases the sail effect and the meniscus. Moreover, the alumina paste layer 45 has a thermal expansion coefficient between that of the alumina package 11 and that of the semiconductor chip 12, so that the alumina paste layer 45 when the semiconductor chip 12 is fixed to the alumina package 11. ) Relieves the pressure generated.

제14도에 대해, 본 발명의 바람직한 제5실시예에 따른 PGA형, 반도체 장치(70)를 예시한다. 반도체 장치(70)는 유리 에폭시수지 패키지(21)를 갖는다. 에폭시가 깔린 땜납레지스트로 형성된 땜납 레지스트 층(35)은 스크린프린팅 과정에 의해 패키지(21)상에 코팅되고 약 150℃에서 경화된다.Referring to Fig. 14, a PGA type, semiconductor device 70 according to a fifth preferred embodiment of the present invention is illustrated. The semiconductor device 70 has a glass epoxy resin package 21. The solder resist layer 35 formed of epoxy-based solder resist is coated on the package 21 by a screen printing process and cured at about 150 ° C.

패키지(21)가 수지 패키지 혹은 몰드 패키지같은 낮은 가열저항을 갖는 물질로 형성될 때, 땜납 레지스트층(85)은 오직 약 200℃까지의 가열 저항을 갖고 이렇게 사용된다. 땜납 레지스트 층(85)은 표면 조도를 갖는바 Ra=1.0-4.0이다. 땜납 레지스트 층(85)이 열적팽창계수를 갖고 그것이 실리콘의 것과 패키지(21)의 사이에 있는 것이 바람직하다.When the package 21 is formed of a material having low heating resistance, such as a resin package or a mold package, the solder resist layer 85 has a heating resistance of only about 200 ° C. and thus is used. The solder resist layer 85 has a surface roughness of Ra = 1.0-4.0. It is preferred that the solder resist layer 85 has a coefficient of thermal expansion and that is between the silicon and the package 21.

본 발명의 여기 나타난 실시예에 제한되지않고 본 발명의 범주에서 벗어나지 않고 변경 및 수정이 가능하다. 예를들어 본 발명은 세라믹 혹은 수지형 이중 인-라인 패키지(DIP) 및 세라믹 혹은 수지형 플랫 패키지(FP)를 포함한다.Modifications and variations are possible without departing from the scope of the invention and are not limited to the embodiments shown herein. For example, the present invention includes a ceramic or resin double in-line package (DIP) and a ceramic or resin flat package (FP).

Claims (30)

제1열팽창 계수를 갖는 패키지, 이 패키지상에 제공되는 반도체 칩, 제2열팽창 계수를 가지며 상기 패키지상에 형성되며, 그 패키지의 표면과 접촉된 표면을 가지며, 그 패키지의 표면조도 보다 더 큰조도를 갖는 제1중간층, 제3열팽창 계수를 가지며 상기 제1중간층에 형성된 접착층 및 이 접착층상이 형성되며 상기 반도체 칩을 밀봉하는 리드로 이루어지고, 상기 제1중간층은 상기 패키지의 성분과 동일한 성분을 포함하고, 상기 제1중간층의 제2열팽창 계수는 상기 패키지의 제1열팽창계수와 상기 접착층의 제3열팽창 계수사이에 있는 것을 특징으로 하는 반도체장치.A package having a first coefficient of thermal expansion, a semiconductor chip provided on the package, formed on the package with a second coefficient of thermal expansion, having a surface in contact with the surface of the package, the roughness of which is greater than the surface roughness of the package And a first intermediate layer having a third thermal expansion coefficient, an adhesive layer formed on the first intermediate layer, and a lead formed on the adhesive layer and sealing the semiconductor chip, wherein the first intermediate layer includes the same components as the components of the package. And the second coefficient of thermal expansion of the first intermediate layer is between the first coefficient of thermal expansion of the package and the third coefficient of thermal expansion of the adhesive layer. 제1항에 있어서, 상기 제1중간층은 상기 성분의 입자로 이루어지고, 상기 패키지는 상기 성분의 입자로 이루어지며, 상기 제1중간층의 성분입자 크기는 상기 패키지의 성분입자 크기보다 큰 것을 특징으로 하는 반도체장치.The method of claim 1, wherein the first intermediate layer is made of particles of the component, the package is made of particles of the component, the component particle size of the first intermediate layer is characterized in that larger than the component particle size of the package. A semiconductor device. 제1항에 있어서, 상기 제1중간층은 연속적으로 적층된 다수의 층으로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device of claim 1, wherein the first intermediate layer is formed of a plurality of layers stacked in succession. 제3항에 있어서, 상기 다수의 층의 각각의 열팽창계수는 상기 패키지의 제1열팽창계수와 상기 접착층의 제3열팽창 계수사이에 있는 것을 특징으로 하는 반도체장치.4. The semiconductor device of claim 3, wherein the coefficient of thermal expansion of each of the plurality of layers is between a first coefficient of thermal expansion of the package and a third coefficient of thermal expansion of the adhesive layer. 제4항에 있어서, 상기 제1중간층의 열팽창계수는 상기 다수층의 적층순서를 따라 증가하거나 감소하는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 4, wherein the coefficient of thermal expansion of the first intermediate layer increases or decreases according to the stacking order of the plurality of layers. 제1항에 있어서, 상기 제1중간층의 상기 패키지상에 형성되어 상기 반도체 칩을 둘러싸는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the semiconductor device is formed on the package of the first intermediate layer to surround the semiconductor chip. 제1항에 있어서, 상기 접착층과 상기 리드사이에 제공되고, 그 성분은 상기 리드와 동일한 제2중간층을 추가로 포함하는 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein said semiconductor layer is provided between said adhesive layer and said lead, and said component further comprises a second intermediate layer identical to said lead. 제7항에 있어서, 상기 제2중간층은 제4열팽창 계수를 가지며, 상기 리드는 제5열팽창 계수를 가지며, 상기 제2중간층의 제4열팽창 계수는 상기 접착층의 제3열팽창 계수와 상기 리드의 제5열팽창 계수사이에 있는 것을 특징으로 하는 반도체장치.8. The method of claim 7, wherein the second intermediate layer has a fourth coefficient of thermal expansion, the lead has a fifth coefficient of thermal expansion, and the fourth coefficient of thermal expansion of the second intermediate layer is the third coefficient of thermal expansion of the adhesive layer and the first of the leads. A semiconductor device characterized by being between five thermal expansion coefficients. 제1항에 있어서, 상기 제1중간층의 성분은 세라믹재료로 이루어지고, 상기 패키지의 성분은 동일한 세라믹재료로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein a component of the first intermediate layer is made of a ceramic material, and a component of the package is made of the same ceramic material. 제1항에 있어서, 상기 제1중간층의 성분은 알루미나로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 알루미나로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the component of the first intermediate layer is made of a paste made of alumina, and the component of the package is made of alumina. 제1항에 있어서, 상기 제1중간층의 성분은 질화알루미늄으로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 질화알루미늄으로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the component of the first intermediate layer is made of a paste made of aluminum nitride, and the component of the package is made of aluminum nitride. 제1항에 있어서, 상기 제1중간층의 성분은 멀라이트로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 멀라이트로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the component of the first intermediate layer is made of a paste composed of mullite, and the component of the package is made of mullite. 제1항에 있어서, 상기 제1중간층의 성분은 수지로 이루어지고, 상기 패키지의 성분도 동일한 수로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 1, wherein the components of the first intermediate layer are made of resin, and the components of the package are made of the same number. 제13항에 있어서, 상기 수지는 에폭시가 기본이된 솔더 레지스트로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 13, wherein the resin is made of a solder resist based on epoxy. 제11항에 있어서, 상기 제1중간층은 유리로 이루어진 것을 특징으로 하는 반도체장치.12. The semiconductor device according to claim 11, wherein the first intermediate layer is made of glass. 제12항에 있어서, 상기 제1중간층은 유리로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 12, wherein the first intermediate layer is made of glass. 제1열팽창 계수를 갖는 패키지, 제2열팽창 계수를 가지며 상기 패키지상에 형성되며, 그 패키지의 표면과 접촉된 표면을 가지며, 그 패키지의 표면조도 보다 더 큰조도를 갖는 중간층, 제3열팽창 계수를 가지며 상기 중간층에 형성된 접착층, 이 접착층상에 위치하는 반도체 칩, 및 상기 패키지상에 고정되며 상기 반도체 칩을 둘러싸는 캡으로 이루어지고, 상기 중간층은 상기 패키지의 성분과 동일한 성분을 포함하고, 상기 중간층의 열팽창 계수는 상기 패키지의 제1열팽창계수와 상기 접착층의 제3열팽창 계수사이에 있는 것을 특징으로 하는 반도체장치.A package having a first coefficient of thermal expansion, a second layer having a second coefficient of thermal expansion, formed on the package and having a surface in contact with the surface of the package, the intermediate layer having a roughness greater than the surface roughness of the package, And an adhesive layer formed on the intermediate layer, a semiconductor chip positioned on the adhesive layer, and a cap fixed on the package and surrounding the semiconductor chip, wherein the intermediate layer includes the same components as the components of the package, the intermediate layer Wherein the coefficient of thermal expansion is between the first coefficient of thermal expansion of the package and the third coefficient of thermal expansion of the adhesive layer. 제17항에 있어서, 상기 중간층은 상기 성분입자로 이루어지고, 상기 패키지는 상기 성분입자로 이루어지고, 상기 중간층의 성분입자의 크기는 상기 패키지의 성분입자 크기보다 더 큰 것을 특징으로 하는 반도체장치.18. The semiconductor device according to claim 17, wherein the intermediate layer consists of the component particles, the package consists of the component particles, and the size of the component particles of the intermediate layer is larger than the component particle size of the package. 제17항에 있어서, 상기 중간층의 성분은 세라믹재료로 이루어지고, 상기 패키지의 성분은 동일한 세라믹재료로 이루어진 것을 특징으로 하는 반도체장치.18. The semiconductor device according to claim 17, wherein the component of the intermediate layer is made of a ceramic material, and the component of the package is made of the same ceramic material. 제17항에 있어서, 상기 중간층의 성분은 알루미나로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 알루미나로 이루어진 것을 특징으로 하는 반도체장치.18. The semiconductor device according to claim 17, wherein the component of the intermediate layer is made of a paste made of alumina, and the component of the package is made of alumina. 제17항에 있어서, 상기 중간층의 성분은 질화알루미늄으로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 질화알루미늄으로 이루어진 것을 특징으로 하는 반도체장치.18. The semiconductor device according to claim 17, wherein the component of the intermediate layer is made of a paste made of aluminum nitride, and the component of the package is made of aluminum nitride. 제17항에 있어서, 상기 중간층의 성분은 멀라이트으로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 멀라이트로 이루어진 것을 특징으로 하는 반도체장치.18. The semiconductor device according to claim 17, wherein the component of the intermediate layer is made of a paste composed of mullite, and the component of the package is made of mullite. 제17항에 있어서, 상기 중간층의 성분은 수지로 구성된 페이스트로 이루어지고, 상기 패키지의 성분은 수지로 이루어진 것을 특징으로 하는 반도체장치.18. The semiconductor device according to claim 17, wherein the component of the intermediate layer is made of a paste made of resin, and the component of the package is made of resin. 제23항에 있어서, 상기 수지는 에폭시가 기본이 된 솔더레지스트로 이루어진 것을 특징으로 하는 반도체장치.24. The semiconductor device according to claim 23, wherein said resin is made of a solder resist based on epoxy. 제20항에 있어서, 상기 중간층은 유리로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 20, wherein said intermediate layer is made of glass. 제22항에 있어서, 상기 중간층은 유리로 이루어진 것을 특징으로 하는 반도체장치.The semiconductor device according to claim 22, wherein said intermediate layer is made of glass. 패키지, 이 패키지상에 형성되고, 이 패키지의 표면의 조도보다 더 큰 조도를 갖는 표면을 포함하는 중간층, 하나의 칩과 리드 및 이 하나의 칩과 리드를 상기 중간층에 부착하는 접착제로 이루어지고, 상기 접착제는 오목 구조를 갖는 것을 특징으로 하는 반도체장치.A package, an intermediate layer formed on the package, the intermediate layer comprising a surface having a roughness greater than the roughness of the surface of the package, one chip and a lead, and an adhesive attaching the one chip and the lead to the intermediate layer, And the adhesive has a concave structure. 반도체장치를 제조하는 방법에 있어서, 다음과 같은 단계, 즉 스크린 인쇄 처리공정에 의해 그 위에 장착된 반도체 칩을 구비하는 패키지의 소정영역상에 그패키지의 재료와 동일한 재료를 포함하는 페이스트를 형성하는 단계, 상기 페이스트를 소정온도에서 소결하여 상기 패키지의 상기 소정영역상에 그 표면이 거친 표면층을 형성하는 단계 및 상기 거친 표면층과 캡사이에 제공되는 접착제를 사용하여 그 캡을 상기 거친 표면층에 접착하는 단계로 이루어지는 것을 특징으로 하는 방법.A method of manufacturing a semiconductor device, comprising: forming a paste containing the same material as that of the package on a predetermined area of a package including a semiconductor chip mounted thereon by the following steps, that is, a screen printing process; Sintering the paste at a predetermined temperature to form a coarse surface layer on the predetermined area of the package and adhering the cap to the coarse surface layer using an adhesive provided between the coarse surface layer and the cap. Method comprising the steps. 제28항에 있어서, 상기 페이스트에 포함된 재료는 알루미나로 이루어진 것을 특징으로 하는 방법.29. The method of claim 28, wherein the material included in the paste is made of alumina. 제29항에 있어서, 상기 페이스트는 상기 알루미나에 추가하여 유리로 이루어지는 것을 특징으로 하는 방법.30. The method of claim 29, wherein the paste is made of glass in addition to the alumina.
KR1019900021094A 1989-12-19 1990-12-19 Semiconductor device having improved adhesive structure and method of producing the same KR940008331B1 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1-329244 1989-12-19
JP32924489 1989-12-19
JP1-337585 1989-12-25
JP33758589A JP2751501B2 (en) 1989-12-25 1989-12-25 Semiconductor device and manufacturing method thereof
JP2-221809 1990-08-23
JP2221809A JP2788672B2 (en) 1989-12-19 1990-08-23 Semiconductor device

Publications (2)

Publication Number Publication Date
KR910013443A KR910013443A (en) 1991-08-08
KR940008331B1 true KR940008331B1 (en) 1994-09-12

Family

ID=67538651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021094A KR940008331B1 (en) 1989-12-19 1990-12-19 Semiconductor device having improved adhesive structure and method of producing the same

Country Status (1)

Country Link
KR (1) KR940008331B1 (en)

Also Published As

Publication number Publication date
KR910013443A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
US5278429A (en) Semiconductor device having improved adhesive structure and method of producing same
CA2157994C (en) Electronic device assembly
US4876588A (en) Semiconductor device having ceramic package incorporated with a heat-radiator
US5602059A (en) Semiconductor device and method for manufacturing same
US5506446A (en) Electronic package having improved wire bonding capability
EP0674346B1 (en) Connecting terminals for semiconductor package
EP0143607A2 (en) Semiconductor package
US5300459A (en) Method for reducing thermal stress in an encapsulated integrated circuit package
US20050189627A1 (en) Method of surface mounting a semiconductor device
JPH0817957A (en) Semiconductor element and its formation
KR19990028591A (en) Electronic package with improved thermal properties
JPH03116948A (en) Aluminum nitride package for superhigh frequency ic
US5760466A (en) Semiconductor device having improved heat resistance
EP0434392B1 (en) Semiconductor device having improved adhesive structure and method of producing the same
JPH06342853A (en) Package for semiconductor element
KR940008331B1 (en) Semiconductor device having improved adhesive structure and method of producing the same
KR102222146B1 (en) Low-Cost Semiconductor package with metal structure
JPH10284643A (en) Substrate for semiconductor device
JP2788672B2 (en) Semiconductor device
JPH10173083A (en) Wiring board for mounting electronic component and its manufacturing method
JP2735708B2 (en) Ceramic wiring board
JP3502759B2 (en) Semiconductor element mounting structure and wiring board mounting structure
JP2572092Y2 (en) Semiconductor device package
JPH10275878A (en) Semiconductor package
JP4071893B2 (en) Wiring board and its mounting structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee