KR940005707B1 - Method of flattening aluminium electrode connectors - Google Patents

Method of flattening aluminium electrode connectors Download PDF

Info

Publication number
KR940005707B1
KR940005707B1 KR1019900000861A KR900000861A KR940005707B1 KR 940005707 B1 KR940005707 B1 KR 940005707B1 KR 1019900000861 A KR1019900000861 A KR 1019900000861A KR 900000861 A KR900000861 A KR 900000861A KR 940005707 B1 KR940005707 B1 KR 940005707B1
Authority
KR
South Korea
Prior art keywords
film
forming
semiconductor substrate
refractory metal
alloy
Prior art date
Application number
KR1019900000861A
Other languages
Korean (ko)
Other versions
KR900012328A (en
Inventor
마쯔오 이찌까와
Original Assignee
세이꼬 엡슨 가부시끼가이샤
야마무라 가쯔미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1017217A external-priority patent/JPH02197132A/en
Priority claimed from JP1017216A external-priority patent/JPH02197131A/en
Application filed by 세이꼬 엡슨 가부시끼가이샤, 야마무라 가쯔미 filed Critical 세이꼬 엡슨 가부시끼가이샤
Publication of KR900012328A publication Critical patent/KR900012328A/en
Application granted granted Critical
Publication of KR940005707B1 publication Critical patent/KR940005707B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

내용 없음.No content.

Description

Al전극 배선의 평탄화 방법Planarization method of Al electrode wiring

제1a도 내지 제1c도는 본 발명의 일실시예의 횡단면 구조도.1a to 1c is a cross-sectional structural view of an embodiment of the present invention.

제2a도 내지 제2c도는 본 발명의 다른 실시예의 횡단면 구조도.2a to 2c is a cross-sectional structural view of another embodiment of the present invention.

제3a도 내지 제3c도는 본 발명의 또다른 실시예의 횡단면 구조도.3a to 3c are cross-sectional structural views of yet another embodiment of the present invention.

제4a도 내지 제4c도는 본 발명의 또다른 실시예의 횡단면 구조도.4a to 4c are cross-sectional structural views of yet another embodiment of the present invention.

제5a도 내지 제5c도는 종래 기술의 횡단면 구조도.5a to 5c are cross-sectional structural views of the prior art.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11, 21, 41, 61, 81 : 기판 12, 22, 42, 62, 82 : LOCOS 산화막11, 21, 41, 61, 81: substrate 12, 22, 42, 62, 82: LOCOS oxide film

13, 23, 43, 63, 83 : 게이트 산화막 14, 24, 44, 64, 84 : 게이트 전극13, 23, 43, 63, 83: gate oxide film 14, 24, 44, 64, 84: gate electrode

15, 25, 45, 65, 85 : 산화막 16, 26, 46, 66, 86 : N확산층15, 25, 45, 65, 85: oxide film 16, 26, 46, 66, 86: N diffusion layer

17, 27, 47, 67, 87 : PSG막 18, 28, 48, 68 : 내화금속 규화물막17, 27, 47, 67, 87: PSG film 18, 28, 48, 68: refractory metal silicide film

19, 29, 50, 70, 71 : Al합금막 30 : Cu막19, 29, 50, 70, 71: Al alloy film 30: Cu film

49, 69 : 티탄 질화물(TiN)막 88 : Al막49, 69 titanium nitride (TiN) film 88 Al film

본 발명은 반도체 집적 회로와 관련하여 반도체 기판상에 형성된 Al전극 배선을 평탄화하는 방법에 관한것이다.The present invention relates to a method of planarizing an Al electrode wiring formed on a semiconductor substrate in connection with a semiconductor integrated circuit.

Al 및 그 합금의 다층막은 VLSI의 전극 배선 형성에 통상적으로 이용된다. 일반적으로, 이러한 피막은 증착법 또는 스퍼터링법에 의해 적층된다. 그러나, 최근 VLSI 집적화 과정에 여러가지 문제가 발생해 왔다. 예를들면, 일렉트로-미그레이션(electro-migration), 스트레스 미그레이션(stress migration), 고 종횡비의 비아 홀(via hole)을 통한 접속등이 있다.A multilayer film of Al and its alloy is commonly used for forming electrode wirings of VLSI. Generally, such a film is laminated by vapor deposition or sputtering. However, various problems have recently occurred in the VLSI integration process. Examples include electro-migration, stress migration, and connection through high aspect ratio via holes.

전극 배선 재료를 변화시키지 않고 상술한 문제를 해결하는 방법은 Al층의 구조를 변화시켜 비아 홀속으로 집어넣는 것이 있다. 이러한 기술은 레이저 비임을 사용하여 Al전극 배선을 평탄화시키는 것이다.One way to solve the above problem without changing the electrode wiring material is to change the structure of the Al layer and put it into the via hole. This technique uses a laser beam to planarize the Al electrode wiring.

이 방법에서 Al막은 일시적으로 용용된 다음 다시 재결정되기 때문에, 결정립의 크기가 더 커지게 되고 막의 밀도가 높아져서 우수한 일렉트로 미그레이션 특성 및 스트레스 미그레이션 특성을 갖게 된다.In this method, since the Al film is temporarily melted and then recrystallized again, the grain size becomes larger and the film density becomes higher, so that it has excellent electromigration characteristics and stress migration characteristics.

제5a도 내지 제5c도는 아래에 설명되는 종래 기술의 횡단면 구조도이다.5A to 5C are cross-sectional structural diagrams of the prior art described below.

제5a도에 도시된 바와같이, P형 단결정 Si기판상에 LOCOS(Local Oxidation of Silicon) 산화막(82)을 선택적으로 형성한후, 게이트 산화막(83)을 형성하고, 그 위에 게이트 전극(84)을 형성한다. 그 다음에, 약한 산화(light oxidization)에 의해 얇은 산화막(85)을 형성하고, 그 위에 인 또는 비소로 이온 주입을 행하여, N+확산층(86)을 형성한다. 그 위에 PSG(Phosphosilicate Glass)막(87)을 형성하고, 접속 영역이 되는 산화막(85) 및 PSG막(87)을 에칭하여 제거한다. 그후, Al막(88)을 스퍼터링법에 의해 형성한다.As shown in FIG. 5A, after a LOCOS (Local Oxidation of Silicon) oxide film 82 is selectively formed on a P-type single crystal Si substrate, a gate oxide film 83 is formed thereon, and the gate electrode 84 thereon. To form. Next, a thin oxide film 85 is formed by light oxidization, and ion implantation is carried out with phosphorus or arsenic thereon to form an N + diffusion layer 86. A PSG (Phosphosilicate Glass) film 87 is formed thereon, and the oxide film 85 and the PSG film 87 serving as connection regions are etched and removed. Thereafter, the Al film 88 is formed by the sputtering method.

접속 홀부분의 Al막(88)은 다른 어떤 처리가 행해지지 않으면 아주 잘 유지되지The Al film 88 of the connecting hole portion is very well maintained unless any other processing is performed.

제5c도는 300℃로 가열한 다음 레이저 비임으로 조사한 기판의 횡단면 구조도이다. 제5c도에서 알 수 있는 바와같이, 기판을 가열한 후 레이저 비임으로 조사했을 때 Al막의 재유동이 완전히 이루어져, 고 종횡비의 비아홀의 매립이 가능한 재유동을 가져오므로, 공동이 없게 된다. 그러나, 기판을 300℃ 이상으로 가열하여 레이저 비임을 조사했을 때 기판 표면의 온도가 필요 이상의 은도로 높아지게 되기 때문에, Al막에 의한 Si기판으로의 스파이크 현상(90)이 발생한다. 그러나, 통상, 스파이크는 접속홀의 가장자리에서 발생하고 최악의 경우에 N+확산층을 통과하여 기판까지 도달하므로 누설 현상을 야기시키게 된다.5C is a cross sectional structural view of a substrate heated to 300 ° C. and then irradiated with a laser beam. As can be seen from FIG. 5C, when the substrate is heated and irradiated with a laser beam, the Al film is completely reflowed, so that reflowing of the high aspect ratio via hole is possible, so that there is no cavity. However, when the substrate is heated to 300 ° C. or higher and irradiated with a laser beam, the temperature of the substrate surface becomes higher than necessary silver, so that a spike phenomenon 90 to the Si substrate by the Al film occurs. Typically, however, spikes occur at the edges of the connection holes and in the worst case pass through the N + diffusion layer and reach the substrate, causing leakage.

본 발명의 과제 및 목적은 기판을 가열한 후 레이저 비임을 조사하여 Al막이 완전히 재유동되었을 때 조차 Al막에 의한 Si기판의 스파이크 및 누설 현상을 방지함으로써 종래 기술의 상술한 문제점을 해결하는 것이다.An object and object of the present invention is to solve the above-mentioned problems of the prior art by preventing the spike and leakage of the Si substrate by the Al film even when the Al film is completely reflowed by irradiating a laser beam after heating the substrate.

본 발명의 수단은 Al막과 기판 사이에 다음의 온도 안정 박막중의 하나 즉, 내화 금속, 한층의 고융점 금속 규화물 피막, 한층의 TiN막 층과 결합된 한층의 내화 금속 규화물중의 하나를 형성함으로써, Al막에 의한 Si기판의 반응을 저지시키고, 기판을 가열한 다음 레이저 비임으로 처리하는 중에 발생하는 불량 현상의 발생을 방지하는 것이다.The means of the present invention form one of the following temperature stable thin films between the Al film and the substrate: one of refractory metal, one high melting point metal silicide film and one layer of refractory metal silicide combined with one layer of TiN film. This prevents the reaction of the Si substrate by the Al film and prevents the occurrence of defects that occur during the heating of the substrate and subsequent treatment with the laser beam.

제1a도 내지 제1c도, 제2a도 내지 제2c도, 제3a도 내지 제3c도, 제4a도 내지1a to 1c, 2a to 2c, 3a to 3c, and 4a to

제1a도에 도시된 바와같이, P형 단결정 Si기판(11)상에 선택 산화법에 의해 LOCOS 산화막(12)을 두께 4000Å 내지 9000Å으로 형성한다. 그리고, 산소 분위기에서 증기 산화 또는 열산화에 의해 게이트 산화막(13)을 150Å 내지 400Å으로 형성한다. 도프된 N+다결정 실리콘 또는 폴리사이드로 이루어진 게이트 전극(14)을 그 위에 형성한 다음 약한 산화에 의해 얇은(약 150Å 내지 600Å) 산화막(15)을 형성한다. 또, 그 위에, 인의 경우 25Kev 내지 60Kev의 주입에너지, 1×1015cm-2내지 10×1015cm-2의 주입 체적으로, 비소의 경우 50Kev 내지 80Kev의 주입에너지, 3×1015cm-2내지 5×1015cm-2의 주입 체적으로 주입에 의해 N+확산층(16)을 형성한다. 그 다음에, 약한 산화후에 그 위에 PSG막(17)을 형성한다. N2분위기에서 PSG막 및 열산화막을 선택적으로 포토 에칭함으로써 접속홀을 형성한다. 제1b도에 도시된 바와같이 내화 금속막 또는 내화 금속 규화물막(18)을 스퍼터링법에 의해 500Å 내지 3000Å으로 형성한다. 그 위에, Al합금막(19)을 스퍼터링법에 의해 8000Å 내지 12000Å으로 형성한다.As shown in FIG. 1A, the LOCOS oxide film 12 is formed on the P-type single crystal Si substrate 11 with a thickness of 4000 kPa to 9000 kPa by the selective oxidation method. The gate oxide film 13 is formed to be 150 kPa to 400 kPa by vapor oxidation or thermal oxidation in an oxygen atmosphere. A gate electrode 14 made of doped N + polycrystalline silicon or polyside is formed thereon, and then a thin (about 150 kPa to 600 kPa) oxide film 15 is formed by weak oxidation. On top of that, in the case of phosphorus, the injection energy of 25Kev to 60Kev, the injection volume of 1 × 10 15 cm -2 to 10 × 10 15 cm -2 , the injection energy of 50Kev to 80Kev, 3 × 10 15 cm -for arsenic The N + diffusion layer 16 is formed by implantation with an implantation volume of 2 to 5 x 10 15 cm -2 . Then, after weak oxidation, a PSG film 17 is formed thereon. Connection holes are formed by selectively photoetching the PSG film and the thermal oxide film in an N 2 atmosphere. As shown in FIG. 1B, the refractory metal film or the refractory metal silicide film 18 is formed to be 500 kV to 3000 kV by the sputtering method. The Al alloy film 19 is formed thereon at 8000 kPa to 12000 kPa by the sputtering method.

제1c도에 도시된 바와같이, 기판을 150℃ 내지 400℃로 가열하여 레이저 비임을 국부적으로 조사하면, Al합금막이 용융되어 재유동된다. 이러한 재유동은 Al합금막을 접속홀 주위에 잘 머무르게 한다. 이때, 하부에 내화 금속 또는 내화 금속 규화물막이 있기 때문에, Al이 Si기판상으로 침투하는 것을 방지하는 장벽으로서 작용한다.As shown in FIG. 1C, when the substrate is heated to 150 ° C to 400 ° C and locally irradiated with a laser beam, the Al alloy film is melted and reflowed. This reflow keeps the Al alloy film well around the connection hole. At this time, since there is a refractory metal or a refractory metal silicide film at the bottom, it serves as a barrier to prevent Al from penetrating onto the Si substrate.

제2a도에 도시된 바화같이, P형 단결정 Si기판(21)상에 선택 산화법에 의해 LOCOS 산화막(22)을 두께 4000Å 내지 9000Å으로 형성한다. 그리고, 산소 분위기에+ 15 -2 15 -2 15 -2 16 -2 + 2 As shown in FIG. 2A, the LOCOS oxide film 22 is formed on the P-type single crystal Si substrate 21 by a selective oxidation method with a thickness of 4000 kPa to 9000 kPa. And, in the oxygen atmosphere + 15 -2 15 -2 15 -2 16 -2 + 2

제2c도에 도시된 바와같이, 기판을 150℃ 내지 400℃로 가열하여 레이저 비임을 국부적으로 조사하면, Al합금막과 Cu막이 합금으로 변하고, 동시에 Al합금막이 용융되어 재유동된다. 이러한 재유동은 Al합금막을 접속홀 주위에 잘 머무르게 한다. 이때, 하부에 내화 금속 또는 내화 금속 규화물막이 있기 때문에, Al이 Si기판상으로 침투하는 것을 방지하는 장벽으로서 작용한다.As shown in FIG. 2C, when the substrate is heated to 150 ° C to 400 ° C and locally irradiated with a laser beam, the Al alloy film and the Cu film are turned into an alloy, and at the same time, the Al alloy film is melted and reflowed. This reflow keeps the Al alloy film well around the connection hole. At this time, since there is a refractory metal or a refractory metal silicide film at the bottom, it serves as a barrier to prevent Al from penetrating onto the Si substrate.

제3a도에 도시된 바와같이, P형 단결정 Si기판(41)상애 선택적 산화법에 의해 LOCOS 산화막(42)을 두께 4000Å 내지 9000Å으로 형성한다. 그리고, 산소 분위기에+ 15 -2 15 -2 15 -2 16 -2 + 2 As shown in FIG. 3A, the LOCOS oxide film 42 is formed to have a thickness of 4000 kPa to 9000 kPa by the selective oxidation method on the P-type single crystal Si substrate 41. FIG. And, in the oxygen atmosphere + 15 -2 15 -2 15 -2 16 -2 + 2

제3c도에 도시된 바와같이, 기판을 150℃ 내지 400℃로 가열하여 레이저 비임을 국부적으로 조사하면, Al합금막이 융해되어 재유동된다. 이러한 재유동은 Al합금막을 접속홀 주위에 잘 머무르게 한다. 이때, 하부에 내화 금속 또는 내화 금속 규화물막과 TiN막이 있기 때문에 Al이 Si기판상으로 침투하는 것을 방지하는 장벽으로서 작용한다.As shown in FIG. 3C, when the substrate is heated to 150 ° C to 400 ° C and locally irradiated with a laser beam, the Al alloy film is melted and reflowed. This reflow keeps the Al alloy film well around the connection hole. At this time, since there is a refractory metal or a refractory metal silicide film and a TiN film at the bottom, it serves as a barrier for preventing Al from penetrating onto the Si substrate.

제4a도에 도시된 바와같이, P형 다결정 Si기판(61)상에 선택적 산화법에 의해 LOCOS 산화막(62)을 두께 4000Å 내지 9000Å으로 형성한다. 그리고, 산소 분위기에서 증기 산화 또는 열산화에 의해 게이트 산화막(63)을 150Å 내지 400Å으로 형성한다.+ 15 -2 16 -2 15 -2 16 -2 + 2 As shown in FIG. 4A, the LOCOS oxide film 62 is formed on the P-type polycrystalline Si substrate 61 by a thickness of 4000 kPa to 9000 kPa by the selective oxidation method. The gate oxide film 63 is formed to be 150 kPa to 400 kPa by steam oxidation or thermal oxidation in an oxygen atmosphere. + 15 -2 16 -2 15 -2 16 -2 + 2

제4c도에 도시된 바와같이, 기판을 150℃ 내지 400℃로 가열하여 레이저 비임을 국부적으로 조사하면, Al합금막이 융해되어 재유동된다. 이러한 재유동은 Al합금막을 접속홀 주위에 잘 머무르게 한다. 그 위에 제 2 내화 금속막 또는 고융점 금속 규화물막(71)을 형성하고, 포토 에칭에 의해 배선을 형성한다. 이때, 하부에 내화 금속 또는 내화 금속 규화물막과 TiN막이 있기 때문에 Al이 Si기판상으로 침투하는 것을 방지 하는 장벽으로서 작용한다.As shown in FIG. 4C, when the substrate is heated to 150 ° C to 400 ° C and locally irradiated with a laser beam, the Al alloy film is melted and reflowed. This reflow keeps the Al alloy film well around the connection hole. A second refractory metal film or high melting point metal silicide film 71 is formed thereon, and wiring is formed by photo etching. At this time, since there is a refractory metal or a refractory metal silicide film and a TiN film at the bottom, it serves as a barrier for preventing Al from penetrating onto the Si substrate.

본 발명에 따르면, Al막과 기판 사이에 내화 금속, 한층의 온도 안정한 내화 금속 규화물 또는 한층의 TiN막과 결합된 한층의 온도 안정한 내화 금속 규화물이 있기 때문+ In accordance with the present invention, because there is a temperature stable refractory metal suicide of further bond between the Al film and the substrate and the refractory metal, the temperature of the stable, refractory metal silicide or even more of the TiN film +

Claims (6)

a) 소자 형성후 반도체 기판상에 절연막을 형성하는 공정과, b) 상기 절연막을 선택적으로 에칭함으로써 상기 소자와 접속하기 위한 접속홀을 형성하는 공정과, c) 상기 반도체 기판상에 내화 금속막을 형성하는 공정과, d) 상기 반도게 기판상에 Al막을 형성하는 공정과, e) 상기 Al막 및 상기 내화 금속막을 에칭함으로써 Al배선을 형성하는 공정을 포함하는 반도체 기판상의 Al전극 배선의 평탄화 방법에 있어서, 상기 d)공정과 e)공정 사이에서 상기 반도체 기판을 150℃ 내지 400℃로 가열하고 상기 Al막을 레이저 비임으로 조사함으로써 상기 Al막을 재유동시키는 공정을 실행하고, 상기 내화 금속막은 두께가 500 내지 3000Å이고, 상기 알루미늄 배선 박막은 두께가 8000 내지 12000Å인 것을 특징으로 하는 Al전극 배선의 평탄화 방법.a) forming an insulating film on the semiconductor substrate after forming the element, b) forming a connection hole for connecting with the element by selectively etching the insulating film, and c) forming a refractory metal film on the semiconductor substrate. And d) forming an Al film on the semiconductor substrate, and e) forming an Al wiring by etching the Al film and the refractory metal film. Wherein, between steps d) and e), the semiconductor substrate is heated to 150 ° C to 400 ° C and the Al film is reflowed by irradiating the Al film with a laser beam, and the refractory metal film has a thickness of 500. To 3000 kPa, and the aluminum wiring thin film has a thickness of 8000 to 12000 kPa. a) 소자 형성후 반도체 기판상에 절연막을 형성하는 공정과, b) 상기 절연막을 선택적으로 에칭함으로써 상기 소자와 접속하기 위한 접속홀을 형성하는 공정과, c) 상기 반도체 기판상에 내화 금속막을 형성 하는 공정과, d) 상기 반도체 기판상에 Al막을 형성하는 공정과, e) 상기 반도체 기판상에 Cu막을 형성하는 공정을 포함하는 반도체 기판상의 AB전극 배선의 평탄화 방법에 있어서, f) 상기 반도체 기판을 150℃ 내지 400℃로 가열하고 상기 Cu막 및 상기 Al막을 레이저 비임으로 가열함으로써 상기 Cu막 및 상기 Al막을 Al-Cu 합금막으로 변화시킴과 아울러 상기 Cu막 및 상기 Al막을 재유동시키는 공정과, g) 상기 Al-Cu 합금막 및 상기 내화 금속막을 에칭함으로써 Al-Cu 합금 배선을 형성하는 공정을 또한 포함하며, 상기 내화 금속막은 두께가 500 내지 3000Å이고 상기 AI막은 두께가 8000내지 1200Å인 것을 특징으로 하는 AI전극 배선의 평탄화 방법.a) forming an insulating film on the semiconductor substrate after forming the element, b) forming a connection hole for connecting with the element by selectively etching the insulating film, and c) forming a refractory metal film on the semiconductor substrate. A method of planarizing an AB electrode wiring on a semiconductor substrate, the method comprising: d) forming an Al film on the semiconductor substrate; and e) forming a Cu film on the semiconductor substrate. Heating the Cu film and the Al film with a laser beam to change the Cu film and the Al film into an Al-Cu alloy film and to reflow the Cu film and the Al film; and g) forming an Al-Cu alloy wiring by etching the Al-Cu alloy film and the refractory metal film, wherein the refractory metal film has a thickness of 500 to 3000 kPa. Planarizing method of group AI electrode wiring, characterized in that AI film is 8000 to 1200Å thick. a) 소자 형성후 반도체 기판상에 절연막을 형성하는 공정과, b) 상기 절연막을 선택적으로 에칭함으로써 상기 소자와 접속하기 위한 접속홀을 형성하는 공정과, c) 상기 반도체 기판상에 내화 금속 규화물막을 형성하는 공정과, d) 상기 반도체 기판상에 Al막을 형성하는 공정을 포함하는 반도체 기판상에 Al전극 배선의 평탄화 방법에 있어서, e) 상기 반도체 기판을 150℃ 내지 400℃로 가열하고 상기 Al막을 레이저 비임으로 조사함으로써 상기 Al막을 재유동시키는 공정과, f) 상기 Al막과 상기 내화 금속 규화물막을 에칭함으로써 Al배선을 형성하는 공정을 또한 포함하며, 상기 내화 금속 규화물막은 두께가 500 내지 3000Å 이고, 상기 Al막은 두께가 8000Å 내지 1200Å인 것을 특징으로 하는 Al전극 배선의 평탄화 방법.a) forming an insulating film on the semiconductor substrate after forming the element, b) forming a connection hole for connecting with the device by selectively etching the insulating film, and c) forming a refractory metal silicide film on the semiconductor substrate. A method of planarizing an Al electrode wiring on a semiconductor substrate comprising the step of forming and d) forming an Al film on the semiconductor substrate, the method comprising: e) heating the semiconductor substrate to 150 ° C to 400 ° C and Reflowing the Al film by irradiating with a laser beam; and f) forming an Al wiring by etching the Al film and the refractory metal silicide film, wherein the refractory metal silicide film has a thickness of 500 to 3000 kPa, And the Al film has a thickness of 8000 Å to 1200 Å. a) 소자 형성후 반도체 기판상에 절연막을 형성하는 공정과, b) 상기 절연막을 선택적으로 에칭함으로써 상기 소자와 접속하기 위한 접속홀을 형성하는 공정과, c) 상기 반도체 기판상에 내화 금속 규화물막을 형성하는 공정과, d) 상기 반도체 기판상에 Al막을 형성하는 공정과, e) 상기 반도체 기판상에 Cu막을 형성하는 공정을 포함하는 반도체 기판상의 Al전극 배선의 평탄화 방법에 있어서, f) 상기 반도체 기판을 150℃ 내지 400℃로 가옅하고 상기 Cu막 및 상기 Al막을 레이저 비임으로 조사함으로써 상기 Cu막 및 상기 Al막을 Al-Cu 합금막으로 변화시킴과 아울러 상기 Cu막 및 상기 Al막을 재유동시키는 공정과, g) 상기 Al-Cu 합금막 및 상기 내화 금속막을 에칭함으로써 Al-Cu 합금 배선을 형성하는 공정을 또한 포함하며, 상기 내화 금속 규화물막은 두께가 500 내지 3000Å이고, 상기AI막의 두께는 8000 내지 12000Å인 것을 특징으로 하는 AI전극 배선의 평탄화 방법.a) forming an insulating film on the semiconductor substrate after forming the element, b) forming a connection hole for connecting with the device by selectively etching the insulating film, and c) forming a refractory metal silicide film on the semiconductor substrate. A method of planarizing an Al electrode wiring on a semiconductor substrate, the method comprising: forming a film; d) forming an Al film on the semiconductor substrate; and e) forming a Cu film on the semiconductor substrate. Changing the Cu film and the Al film to an Al-Cu alloy film and reflowing the Cu film and the Al film by irradiating the Cu film and the Al film with a laser beam at a light temperature of 150 ° C. to 400 ° C. And g) forming an Al—Cu alloy wiring by etching the Al—Cu alloy film and the refractory metal film, wherein the refractory metal silicide film has a thickness of 500 μm. 3000Å, and the planarizing method of the AI wiring electrode, characterized in that the AI film thickness of 8000 to 12000Å. a) 소자 형성후 반도체 기판상에 절연막을 형성하는 공정과, b) 상기 절연막을 선택적으로 에칭함으로써 상기 소자와 접속하기 위한 접속홀을 형성하는 공정과, 7) 상기 반도체 기판상에 내화 금속막을 형성 하는 공정과, d) 상기 반도체 기판상에 티타늄 질화물을 형성하는 공정과, e) 상기 반도체 기판상에 Al막을 형성하는 공정을 포함하는 반도체 기판상의 Al전극 배선의 평탄화 방법에 있어서, f) 상기 반도체 기판을 150℃ 내지 400℃로 가열하고 상기 Al막을 레이저 비임으로 조사함으로써 상기 Al합금막을 재유동시키는 공정과, g) 상기 Al합금막, 상기 티타늄 질화물막 및 상기 내화 금속막을 선택적으로 에칭하므로써 Al합금 배선을 형성하는 공정을 또한 포함하며, 상기 내화 금속막은 두께가 500 내지 3000Å이고, 상기 티타늄 질화물막은 두께가 200 내지 1000Å이며, 상기 Al막은 두께가 8000 내지 120000Å인 것을 특징으로 하는 Al전극 배선의 평탄화 방법.a) forming an insulating film on the semiconductor substrate after forming the element, b) forming a connection hole for connecting with the element by selectively etching the insulating film, and 7) forming a refractory metal film on the semiconductor substrate. A method of planarizing an Al electrode wiring on a semiconductor substrate, the method comprising: d) forming titanium nitride on the semiconductor substrate; and e) forming an Al film on the semiconductor substrate. Reflowing the Al alloy film by heating a substrate from 150 ° C. to 400 ° C. and irradiating the Al film with a laser beam; and g) Al alloy by selectively etching the Al alloy film, the titanium nitride film and the refractory metal film. And forming a wiring, wherein the refractory metal film has a thickness of 500 to 3000 kPa, and the titanium nitride film has a thickness of 200 to 100 0 Å, and the Al film has a thickness of 8000 to 120000 Å. a) 소자 형성후 반도체 기판상에 절연막을 형성하는 공정과, b) 상기 절연막을 선택적으로 에칭함으로써 상기 소자와 접속하기 위한 접속홀을 형성하는 공정과, c) 상기 반도체 기판상에 내화 금속막을 형성하는 공정과, d) 상기 반도체 기판상에 티타늄 질화물막을 형성하는 공정과, e) 상기 반도체 기판상에 Al합금막을 형성하는 공정을 포함하는 반도체 기판상의 Al전극 배선의 평탄화 방법에 있어서, f) 상기 반도체 기판을 150℃ 내지 400℃로 가열하고 상기 Al막을 레이저 비임으로 조사함으로써 상기 Al합금막을 재유동시키는 공정과,g) 상기 반도체 기판상에 제 2내화 금속막 또는 내화 규화물막으 형성하는 공정과, h)상기 제1내화 금속막, 상기 규화물막, 상기 AI합금막, 상기 티타늄 질화물막 및 상기 제2내화 금속막을에칭함으로써 AI합금 배선을 형성하는 공정을 또한 포함하며, 상기 내화 금속막 및 내화 규화물막은 두께가 500내지 3000Å 이고, 상기 티타늄 질화물막은 두께가 200내지 1000Å이며, 상기AI막은 두께가 8000내지 12000Å인 것을 특징으로 하는 AI전극 배선의 평탄화 방법.a) forming an insulating film on the semiconductor substrate after forming the element, b) forming a connection hole for connecting with the element by selectively etching the insulating film, and c) forming a refractory metal film on the semiconductor substrate. And d) forming a titanium nitride film on the semiconductor substrate; and e) forming an Al alloy film on the semiconductor substrate. Reflowing the Al alloy film by heating the semiconductor substrate to 150 ° C to 400 ° C and irradiating the Al film with a laser beam; g) forming a second refractory metal film or a refractory silicide film on the semiconductor substrate; h) forming an AI alloy wiring by etching the first refractory metal film, the silicide film, the AI alloy film, the titanium nitride film and the second refractory metal film. Further comprising a process, wherein the refractory metal film and the refractory silicide film have a thickness of 500 to 3000 mW, the titanium nitride film has a thickness of 200 to 1000 mW, and the AI film has a thickness of 8000 to 12000 mW. Way.
KR1019900000861A 1989-01-26 1990-01-25 Method of flattening aluminium electrode connectors KR940005707B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP17216 1989-01-26
JP1017217A JPH02197132A (en) 1989-01-26 1989-01-26 Flattening process of aluminum electrode wiring
JP17217 1989-01-26
JP1017216A JPH02197131A (en) 1989-01-26 1989-01-26 Flattening process of aluminum electrode wiring

Publications (2)

Publication Number Publication Date
KR900012328A KR900012328A (en) 1990-08-03
KR940005707B1 true KR940005707B1 (en) 1994-06-23

Family

ID=26353708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000861A KR940005707B1 (en) 1989-01-26 1990-01-25 Method of flattening aluminium electrode connectors

Country Status (1)

Country Link
KR (1) KR940005707B1 (en)

Also Published As

Publication number Publication date
KR900012328A (en) 1990-08-03

Similar Documents

Publication Publication Date Title
KR0169283B1 (en) Semiconductor device and method for manufacturing thereof
US5939787A (en) Semiconductor device having a multi-layer contact structure
KR100243286B1 (en) Method for manufacturing a semiconductor device
JP2700103B2 (en) Improved integrated circuit structure and method of forming improved integrated circuit structure
KR930004984B1 (en) Method of fabricating for semiconductor integrated circuit device
US5380678A (en) Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
KR960011865B1 (en) Manufacturing method of metal layer of semiconductor device
US5006484A (en) Making a semiconductor device with contact holes having different depths
US6432844B1 (en) Implanted conductor and methods of making
US5395795A (en) Method for fabricating a semiconductor device
US5288664A (en) Method of forming wiring of semiconductor device
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
US4884120A (en) Semiconductor device and method for making the same
KR940005707B1 (en) Method of flattening aluminium electrode connectors
US6239015B1 (en) Semiconductor device having polysilicon interconnections and method of making same
JP3521119B2 (en) Method for forming an alloy interconnect structure of an integrated circuit
KR100443363B1 (en) Method of forming metal interconnection in semiconductor device
KR100421281B1 (en) Method for fabricating metal interconnection of semiconductor device
JP3337758B2 (en) Method for manufacturing semiconductor device
JPS6160580B2 (en)
KR0139599B1 (en) Mechod of forming metal wiring in semiconducotr device
KR950005265B1 (en) Metal wiring method of semiconductor device
KR100204009B1 (en) Manufacturing method of semiconductor device
JPH03120820A (en) Method and apparatus for forming metal- lization for interconnecting integrated circuits
KR100577557B1 (en) Metal Line for semiconductor devices and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000614

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee