Claims (12)
반도체 장치의 제조방법에 있어서, 화학적 에칭공정을 이용하여 제1도전형의 화합물 반도체 기판을 메사 에칭하는 공정과, 상기 화합물 반도체 기판위에 전류 제한층인 제2도전형의 제1반도체층을 형성한 후 전류통로를 형성하는 공정과, 상기한 공정의 결과적인 구조의 전체 표면에 제1클래드층인 제1도전형의 제2반도체 층을 형성하는 공정과, 상기 제2반도체층위에 반도체 장치의 활성층인 제2도전형의 제3반도체층을 형성하는 공정과, 상기 제3반도체층위에 제2클래드층이 되는 제1도전형의 제4반도체층을 형성하는 공정과, 상기 제4반도체층위에 캡층이 되는 제1도전형의 제5반도체층을 형성하는 공정과, 상기 제5반도체층위에 산화막을 형성하는 공정과, 통상의 사진공정으로 상기 산화막의 소정 부분을 제거하는 공정과, 상기 산화막을 마스크로 사용하여 제5반도체층과 제4반도체층의 소정 부분에 이온 주입 공정을 실시하여 제2도전형의 영역을 형성하는 공정과, 상기 제2도전형의 영역 상부와 제1도전형의 화합물 반도체 기판의 하부에 각각 전극을 형성하는 공정을 구비한 반도체 장치의 제조방법.A method of manufacturing a semiconductor device comprising the steps of mesa etching a compound semiconductor substrate of a first conductivity type using a chemical etching step, and forming a first semiconductor layer of a second conductivity type as a current limiting layer on the compound semiconductor substrate. Forming a post current path, forming a second semiconductor layer of a first conductive type as a first cladding layer on the entire surface of the resulting structure of the above process, and an active layer of the semiconductor device on the second semiconductor layer. Forming a third semiconductor layer of phosphorus second conductivity type, forming a fourth semiconductor layer of first conductivity type to be second cladding layer on the third semiconductor layer, and capping layer on the fourth semiconductor layer Forming a fifth semiconductor layer of a first conductivity type, forming an oxide film on the fifth semiconductor layer, removing a predetermined portion of the oxide film by a normal photographic process, and masking the oxide film Rosa Forming an area of the second conductive type by performing an ion implantation process on a predetermined portion of the fifth semiconductor layer and the fourth semiconductor layer, and the upper portion of the second conductive type region and the compound semiconductor substrate of the first conductive type. A method of manufacturing a semiconductor device, comprising the steps of forming electrodes at the bottom, respectively.
제1항에 있어서, 기판은 Ⅲ-Ⅴ족 화합물 반도체로 된 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a III-V compound semiconductor.
제2항에 있어서, 기판은 Ⅲ-Ⅴ족 화합물 반도체는 Ⅲ-Ⅴ족 그룹중 GaAs계로 된 반도체 장치의 제조방법.The method for manufacturing a semiconductor device according to claim 2, wherein the substrate is a group III-V compound semiconductor and the group III-V group is GaAs.
제1항에 있어서, 화학적 에칭은 {111}A 결정면이 노출되도록 결정면의 선택적 에칭액을 사용하여 실시하도록 된 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the chemical etching is performed using a selective etching solution of the crystal plane so that the {111} A crystal plane is exposed.
제4항에 있어서, 에칭액은 BHF : H2O2: H2O = 2 : 1 : 20으로 이루어진 혼합용액으로 된 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 4, wherein the etching solution is a mixed solution consisting of BHF: H 2 O 2 : H 2 O = 2: 1: 20.
제1항에 있어서, 기판은 메사 에칭 공정에 의해 폭이 25∼35㎛ 정도되며 깊이가 5∼12㎛ 정도로 된 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the substrate has a width of about 25 to 35 μm and a depth of about 5 to 12 μm by a mesa etching process.
제1항에 있어서, 제1도전형은 N형이고, 제2도전형으로 P형으로 된 반도체 장치의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the first conductive type is N type and the second conductive type is P type.
제1항에 있어서, 제2반도체층은 Si을 도핑하여 결정면에 따라 도전형이 변하는 반전특성을 이용하여 형성하도록 된 반도체 장치의 제조방법.The method of claim 1, wherein the second semiconductor layer is formed by doping Si using an inversion characteristic in which the conductivity type changes depending on the crystal plane.
제8항에 있어서, 반전특성은 도핑된 Si이 {100} 결정면상에서는 N형의 도펀트로 작용하여 N형으로 되며, {111} A 결정면상에서는 P형의 도펀트로 작용하여 P형으로 된 반도체 장치의 제조방법.9. The semiconductor of claim 8 wherein the doped Si acts as an N-type dopant on the {100} crystal plane and becomes N-type, and a semiconductor in which the doped Si acts as a P-type dopant on the {111} A crystal plane. Method of manufacturing the device.
제1항에 있어서, 제3 및 제4반도체층은 베릴륨(Be)을 도핑하여 형성하도록 된 반도체 장치의 제조방법.The method of claim 1, wherein the third and fourth semiconductor layers are formed by doping beryllium (Be).
제1항에 있어서, 제5반도체층은 셀레늄(Se)을 도핑하여 형성하도록 된 반도체 장치의 제조방법.The method of claim 1, wherein the fifth semiconductor layer is formed by doping selenium (Se).
제1항에 있어서, 제2도전형의 영역은 P형의 불순물인 아연(Zn) 이온을 주입한 후 열처리하여 형성하도록 된 반도체 장치의 제조방법.The method of claim 1, wherein the region of the second conductive type is formed by implanting zinc (Zn) ions, which are P-type impurities, and then performing heat treatment.