KR930000824B1 - Photo-electric integrated circuit and its manufacturing method - Google Patents

Photo-electric integrated circuit and its manufacturing method Download PDF

Info

Publication number
KR930000824B1
KR930000824B1 KR1019900006450A KR900006450A KR930000824B1 KR 930000824 B1 KR930000824 B1 KR 930000824B1 KR 1019900006450 A KR1019900006450 A KR 1019900006450A KR 900006450 A KR900006450 A KR 900006450A KR 930000824 B1 KR930000824 B1 KR 930000824B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
type
laser diode
hemt
Prior art date
Application number
KR1019900006450A
Other languages
Korean (ko)
Other versions
KR910020952A (en
Inventor
김종렬
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900006450A priority Critical patent/KR930000824B1/en
Publication of KR910020952A publication Critical patent/KR910020952A/en
Application granted granted Critical
Publication of KR930000824B1 publication Critical patent/KR930000824B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

The photoelectric IC having a laser diode and a HEMT transistor formed in a single chip comprises a first semiconductor layer (33) formed on the substrate (31) and used as a buffer layer of the HEMT, a second semiconductor layer (35) used as a spacer of the HEMT, a third semiconductor layer (37) used as a source of the HEMT and a first clad of the laser diode, a fourth semiconductor layer (39) having a fifth semiconductor layers (39a) formed between the sixth and seventh semiconductor layers, and the layer (39) being used as an active layer of the laser diode, an eighth semiconductor layer (41) used as a second clad of the laser diode, a ninth semiconductor layer (43) used as a cap of the laser diode, a second electrode (47), a first electrode (48), a tenth semiconductor layer (45) used as a cap of the HEMT, source and drain electrodes (50,51), a gate electrode (53) and an device isolation area (55) for isolating between the laser diode and the HEMT.

Description

광전집적회로 소자 및 그 제조방법Photonic integrated circuit device and manufacturing method thereof

제1도는 종래의 광전집적회로 소자의 단면도.1 is a cross-sectional view of a conventional photonic integrated circuit device.

제2도는 본 발명에 따른 광전집적회로 소자의 단면도.2 is a cross-sectional view of a photonic integrated circuit device according to the present invention.

제3도는 제2도의 NIPI층(39)을 확대 도시한 단면도.3 is an enlarged cross-sectional view of the NIPI layer 39 of FIG.

제4 (a)∼(e)도는 본 발명에 따른 광전집적회로 소자의 제조공정도.4 (a) to (e) are manufacturing process diagrams of the photonic integrated circuit device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

31 : 반절연성 GaAs기판 33 : I형 GaAs층31: semi-insulating GaAs substrate 33: I-type GaAs layer

35 : I형 AlGaAs층 37 : N-형 AlGaAs층35 I-type AlGaAs layer 37 N-type AlGaAs layer

39 : NIPI층 39a : I형 GaAs층39: NIPI layer 39a: I type GaAs layer

39b : N형 델타도핑층 39c : P형 델타도핑층39b: N type delta doping layer 39c: P type delta doping layer

41 : P-형 AlGaAs층 43 : P+형 GaAs층41: P-type AlGaAs layer 43: P + type GaAs layer

45 : N+형 GaAs층 47 : P형 전극45: N + type GaAs layer 47: P type electrode

48 : N형 전극 50, 51 : 소오스 및 드레인전극48: N-type electrode 50, 51: source and drain electrode

53 : 게이트전극 55 : 홈53: gate electrode 55: groove

57 : 관통공57: through hole

본 발명은 광전집적회로 소자 및 그 제조방법에 관한 것으로, 특히 레이저다이오드와 고전자 이동도 트랜지스터를 하나의 칩에 형성하는 광전집적회로 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric integrated circuit device and a method of manufacturing the same, and more particularly, to a photoelectric integrated circuit device and a method of manufacturing the same, which form a laser diode and a high electron mobility transistor on a single chip.

최근 정보통신 사회로 급속히 발전해가면서 초고속 컴퓨터, 초고주파 광통신에 대한 필요성이 더욱 증가되고 잇다. 그러나, 기존 Si를 이용한 반도체소자로서는 이러한 필요성을 만족시키는데 한계가 있기 때문에 물질특성이 우수한 GaAs와 같은 화합물 반도체에 대한 연구소가 활발히 진행되고 있다.With the rapid development of the information and communication society, the need for high speed computers and high frequency optical communication is increasing. However, the existing semiconductor device using Si has a limit in satisfying such a necessity, and therefore, research institutes for compound semiconductors such as GaAs having excellent material properties have been actively conducted.

상기 GaAs와 같은 화합물 반도체는 Si에 비해 전자의 이동도(electron mo bility)가 높고, 진성캐리어(Intrinsic-carrier)가 낮으며, 반절연성이고 직접 천이형의 밴드갭(band gap)을 갖는 것이 특징이다. 상기에서 높은 전자의 이동도는 고속소자의 제작을 가능하게 하며, 진성캐리어가 낮은 것은 매우 적은 도핑농도의 수준까지 전류를 제어한다. 그리고 상기 반절연성은 소자간의 절연을 쉽게 할 뿐만 아니라 기생용량을 최소화하고, 직접천이형 밴드갭 구조는 빛에 대한 감응이 빨라 광소자로 이용할 수 있어 광기능과 전기적 지능을 단일 칩에 집적할 수 있다. 또한, 상기 GaAs등과 같은 화합물 반도체는 열과 방사선에 잘 견디므로 군사용이나 우주통신에 유리하다.Compound semiconductors such as GaAs have higher electron mobility, lower intrinsic carriers, semi-insulating, and direct transition band gaps than Si. to be. The high electron mobility allows for the fabrication of high speed devices, and the low intrinsic carriers control the current to very low levels of doping. In addition, the semi-insulation not only facilitates isolation between devices, but also minimizes parasitic capacitance, and the direct-transition bandgap structure can be used as an optical device due to its quick response to light, thereby integrating optical functions and electrical intelligence into a single chip. In addition, compound semiconductors such as GaAs and the like are well tolerated by heat and radiation, which is advantageous for military or space communication.

따라서 GaAs등의 화합물 반도체들이 우수한 물질특성을 이용하여 여러종류의 소자들이 개발되고 있다. 상기 소자들에는 초고속 및 초고주파특성을 이용하는 고속소자와 광특성을 이용하는 광소자로 나누어진다.Therefore, various kinds of devices have been developed using compound materials such as GaAs using excellent material properties. The devices are divided into high speed devices using ultra high speed and ultra high frequency properties and optical devices using optical properties.

상기 고속소자에는 금속-반도체 전계효과 트랜지스터(Metal Semiconductor Fidld Effect Transistor)와 고전자 이동도 트랜지스터(High Electron Mobility Transistor ; 이하 HEMT라 칭함)등이 있으며, 광소자에는 레이저다이오드와 발광다이오드등이 있다. 상기 고속소자와 광소자를 단일기판에 집적시킨 광전집적회로( Opto-Electronic Inter-grated Circuit ; 이하 OEIC라 칭함)소자를 만들 수 있다.The high-speed device includes a metal-semiconductor field effect transistor and a high electron mobility transistor (HEMT), and the optical device includes a laser diode and a light emitting diode. An Opto-Electronic Inter-grated Circuit (hereinafter referred to as OEIC) device in which the high speed device and the optical device are integrated on a single substrate may be manufactured.

상기 OEIC소자에서 고속소자들은 광소자들을 구동하기 위한 소자들로 이용된다.In the OEIC device, high-speed devices are used as devices for driving optical devices.

제1도는 HEMT와 레이저다이오드로 이루어진 종래의 OEIC소자의 단면도이다.1 is a cross-sectional view of a conventional OEIC device consisting of a HEMT and a laser diode.

상기 도면에서 영역(H)는 HEMT가 형성되고, 영역(L)은 레이저다이오드가 형성되어 있다.In the figure, an HEMT is formed in the region H, and a laser diode is formed in the region L.

상기 OEIC소자의 구조를 설명한다.The structure of the OEIC element will be described.

반절연성 GaAs기판(Ⅰ)의 상부 표면에 Ⅰ형 GaAs층(3)이 형성되어 있다. 상기 I형 GaAs층(3)은 HEMT의 버퍼층으로 이용된다. 또한, 상기 I형 GaAs층(3)의 표면상에 I형 AlGaAs층(5)이 형성되어 있으며, 상기 영역(H)의 I형 AlGaAs층(5)은 HEMT의 스페이서(Spacer)층으로 이용된다.An I-type GaAs layer 3 is formed on the upper surface of the semi-insulating GaAs substrate I. The I-type GaAs layer 3 is used as a buffer layer of the HEMT. In addition, an I-type AlGaAs layer 5 is formed on the surface of the I-type GaAs layer 3, and the I-type AlGaAs layer 5 in the region H is used as a spacer layer of the HEMT. .

상기 I형 AlGaAs층(5)의 표면에 N-형 AlGaAs층(7)이 형성되어 있다. 상기 N-형 AlGaAs층(7)은 영역(H)에서 HEMT의 소오스층이 되고 영역(L)에서는 레이저다이오드의 N형 클래드층이 된다. 또한 상기영역(H)의 N-형 AlGaAs층(7)표면의 소정부분에 HEMT의 캡(Cap)층이 되는 N+GaAs층(15)이 형성되어 있으며, GaAs층 (15)이 표면에 HEMT의 소오스 및 드레인전극(20)(21)이 형성되어 있다. 상기 N+형 GaAs층(15)은 상기 소오스 및 드레인전극(20)(21)과 오믹접촉(Ohmic contact)을 이루고 있다. 그리고, 상기 N+형 GaAs층(15)이 형성되어 있지 않는 N-형 AlGaAs층 (7)의 표면에 게이트전극(23)이 형성되어 있으며, 이 N-형 AlGaAs층(7)과 게이트전극(23)은 쇼트키접촉(Schottky contact)을 이루고 있다. 또한 영역(L)의 N-형 Al GaAs층(7)의 표면에 레이저다이오드의 활성층이 되는 I형 GaAs층(9)이 형성되어 있며, 이 I형 GaAs층(9)의 표면에는 P형 클래드층이 있는 P-형 AlGaAs층(11)이 형성되어 있다. 상기 P-형 AlGaAs층(11)의 표면에는 레이저다이오드의 캡층이 되는 P+형 GaAs(13)이 형성되어 있고, 이 P+형 GaAs층(13)의 표면에는 P형 전극(17)이 형성되어 있다. 또한 상기 반절연성 GaAs기판(1)의 하부표면에 상기 레이저다이오드의 N형 전극(18)이 형성되어 있으며, 이 N형 전극(18)은 영역(L)에 형성되어 있는 관통공(Viahole ; 27)을 통해 상기 N-형 AlGaAs층(7)에 접촉되어 있다.An N-type AlGaAs layer 7 is formed on the surface of the I-type AlGaAs layer 5. The N-type AlGaAs layer 7 becomes a source layer of the HEMT in the region H and an N-type cladding layer of the laser diode in the region L. In addition, an N + GaAs layer 15 serving as a cap layer of the HEMT is formed on a predetermined portion of the surface of the N-type AlGaAs layer 7 in the region H, and the GaAs layer 15 is formed on the surface of the HEMT. Source and drain electrodes 20 and 21 are formed. The N + type GaAs layer 15 is in ohmic contact with the source and drain electrodes 20 and 21. A gate electrode 23 is formed on the surface of the N-type AlGaAs layer 7 in which the N + type GaAs layer 15 is not formed. The N-type AlGaAs layer 7 and the gate electrode 23 are formed. ) Forms a Schottky contact. In addition, an I-type GaAs layer 9 serving as an active layer of a laser diode is formed on the surface of the N-type Al GaAs layer 7 in the region L, and the P-type cladding is formed on the surface of the I-type GaAs layer 9. A layered P-type AlGaAs layer 11 is formed. On the surface of the P-type AlGaAs layer 11, a P + type GaAs 13 serving as a cap layer of a laser diode is formed, and a P type electrode 17 is formed on the surface of the P + type GaAs layer 13. . In addition, an N-type electrode 18 of the laser diode is formed on a lower surface of the semi-insulating GaAs substrate 1, and the N-type electrode 18 is formed in a through hole formed in a region L. 27. Is contacted to the N-type AlGaAs layer (7).

그리고 상기 영역(H)과 영역(L)에 각각 형성되는 HEMT와 레이저다이오드는 홈(Trench ; 25)에 의해 전기적으로 분리가 되어 있다. 이때 상기 홈(25)은 상기 I형 GaAs층(3)의 일부가 노출되도록 형성되어 있다. 그러나 상기 구조와 같은 OEIC는 레이저다이오드의 활성층에 캐리어 농도가 낮으므로 전자와 정공의 재결합에 의한 광의 출력이 작은 문제점이 있었다.In addition, the HEMT and the laser diode respectively formed in the region H and the region L are electrically separated by the trench 25. In this case, the groove 25 is formed so that a part of the I-type GaAs layer 3 is exposed. However, since the OEIC having the same structure has a low carrier concentration in the active layer of the laser diode, there is a problem in that light output due to recombination of electrons and holes is small.

따라서 본 발명의 목적은 레이저다이오드의 광출력을 크게 할 수 있는 OEIC 소자를 제공함에 있다.Accordingly, an object of the present invention is to provide an OEIC device capable of increasing the light output of a laser diode.

또한, 본 발명의 다른 목적은 상기와 같은 OEIC소자를 제조하는 방법을 제공함에 있다.In addition, another object of the present invention to provide a method for manufacturing the OEIC device as described above.

상기와 같은 목적을 달성하기 위해 본 발명은 HEMT와 레이저다이오드를 포함하는 광전집적회로 소자 있어서, 반절연성 화합물 반도체 기판의 전 표면에 형성되어 있으며 상기 HEMT의 버퍼층으로 이용도는 제3도전형의 제1반도체층과, 상기 제1반도체층 표면의 HEMT 및 레이저다이오드 영역에 형성되어 있으며 상기 HEMT의 스페이서층으로 이용되는 제3도전형의 제2반도체층과, 상기 제2반도체층 표면에 형성되어 있으며 상기 HEMT의 소오스층과 레이저다이오드의 제1클래드층으로 이용되는 제1도전형의 불순물이 저농도로 도핑된 제3반도체층과, 상기 레이저다이오드 영역의 제3반도체층의 표면에 반복 형성되어 있는 제1 및 제2도전형인 제6 및 제7반도체층들 사이에 제3도전형의 제5반도체층들이 형성되어 활성층으로 이용되는 제4반도체층과, 상기 제4반도체층의 표면에 형성되어 있으며 제2클래드층으로 이용되는 제2도전형의 불순물이 저농도로 도핑된 제8반도체층과, 상기 제8반도체층의 표면에 형성되어 있으며 캡층으로 이용되는 제2도전형의 불순물이 고농도로 도핑된 제9반도체층과, 상기 제9반도체층의 표면에 형성된 상기 레이저다이오드의 제2전극과, 상기 반절연성 화합물 반도체기판의 하부표면에 형성되며 상기 레이저다이오드 영역에 형성되어 있는 관통공을 통해 상기 제3반도체층과 접속되는 제1전극과, 상기 HEMT영역의 제3반도체층 소정표면에 형성되어 있으며 캡층으로 이용되는 제1도전형의 불순물이 고농도로 도핑된 제10반도체층과, 상기 제10반도체층표면에 형성된 소오스 및 드레인전극과, 상기 HEMT영역의 제3반도체층의 노출된 표면에 형성된 게이트전극과, 상기 HEMT와 제이저다이오드 사이를 전기적으로 분리하는 소자분리영역을 구비함을 특징으로 한다.In order to achieve the above object, the present invention provides a semiconductor integrated circuit device including a HEMT and a laser diode, which is formed on the entire surface of a semi-insulating compound semiconductor substrate, and is used as a buffer layer of the HEMT. It is formed on the first semiconductor layer, the HEMT and the laser diode region of the surface of the first semiconductor layer, and the second semiconductor layer of the third conductive type used as the spacer layer of the HEMT, and the surface of the second semiconductor layer. A third semiconductor layer doped with a low concentration of the first conductive type impurities used as the source layer of the HEMT and the first cladding layer of the laser diode, and a third semiconductor layer repeatedly formed on the surface of the third semiconductor layer of the laser diode region. A fourth semiconductor layer used as an active layer by forming a fifth semiconductor layer of a third conductive type between the sixth and seventh semiconductor layers of the first and second conductive types, and the fourth semiconductor layer. An eighth semiconductor layer which is formed on the surface of the second conductive layer and is doped with a low concentration of impurities of the second conductive type used as the second cladding layer, and a second conductive type which is formed on the surface of the eighth semiconductor layer and used as a cap layer. A ninth semiconductor layer heavily doped with impurities, a second electrode of the laser diode formed on the surface of the ninth semiconductor layer, and a lower surface of the semi-insulating compound semiconductor substrate and formed in the laser diode region. The first semiconductor layer connected to the third semiconductor layer through the through hole and the tenth semiconductor layer doped with a high concentration of impurities of the first conductivity type formed on a predetermined surface of the third semiconductor layer of the HEMT region and used as a cap layer. And source and drain electrodes formed on the surface of the tenth semiconductor layer, gate electrodes formed on the exposed surface of the third semiconductor layer of the HEMT region, and the HEMT and the jitter diode. It characterized by the electrical hereinafter having a separation device isolation region according to.

또한, 상기와 같은 다른 목적을 달성하기 위해 본 발명은 HEMT와 레이저다이오드를 포함하는 광전집적회로 소자의 제조방법에 있어서, 반절연성 화합물 반도체 기판표면에 제3도전형의 제1 및 제2반도체층, 제1도전형의 불순물이 저농도로 도핑된 제3반도체층, 제3도전형의 제5반도체층/제1도전형의 제6반도체층/제3도전형으 제5반도체층/제2도전형의 제6반도체층이 반복되는 제4반도체층, 제2도전형의 불순물이 저농도로 도핑된 제8반도체층, 제2도전형의 불순물이 고농도로 도핑된 제9반도체층을 순차적으로 형성하는 공정 ; 상기 HEMT영역의 제4반도체층 , 제8반도체층 및 제9반도체층의 표면에 제1도전형의 불순물이 고농도로 도핑된 제10반도체층을 형성하는 공정; 상기 레이저다이오드 영역의 제10반도체층을 제거하는 공정 ; 상기 HEMT영역과 레이저다이오드 영역 사이에 소자분리 영역을 형성하는 공정 ; 상기 제9반도체층의 표면에 제2전극을 형성하는 공정 ; 상기 제10반도체층 표면의 소정부분에 소오스 및 드레인전극을 형성하는 공정 ; 상기 소오스 및 드레인전극이 형성되지 않은 제10반도체층을 제거하는 공정 ; 상기 노출된 제3반도체층의 표면에 게이트전극을 형성하는 공정 ; 상기 레이저다이오드 영역의 기판하부표면에 관통공을 형성하여 제3반도체층 하부표면의 소정부분을 노출시키는 공정 ; 상기 기판의 하부표면에 상기 관통공을 통해 상기 제3반도체층과 접속되는 제1전극을 형성하는 공정으로 이루어짐을 특징으로 한다.In addition, in order to achieve the above object, the present invention provides a method for manufacturing a photonic integrated circuit device including a HEMT and a laser diode, the first and second semiconductor layer of the third conductive type on the surface of the semi-insulating compound semiconductor substrate The third semiconductor layer doped with low concentration of impurities of the first conductivity type, the fifth semiconductor layer of the third conductivity type, the sixth semiconductor layer of the first conductivity type, and the fifth semiconductor layer / second conductivity type A step of sequentially forming a fourth semiconductor layer in which the sixth semiconductor layer of the semiconductor layer is repeated, an eighth semiconductor layer doped with a low concentration of impurities of the second conductivity type, and a ninth semiconductor layer doped with a high concentration of impurities of the second conductivity type ; Forming a tenth semiconductor layer doped with a high concentration of impurities of a first conductivity type on the surfaces of the fourth semiconductor layer, the eighth semiconductor layer, and the ninth semiconductor layer of the HEMT region; Removing the tenth semiconductor layer of the laser diode region; Forming an isolation region between the HEMT region and the laser diode region; Forming a second electrode on the surface of the ninth semiconductor layer; Forming a source and a drain electrode on a predetermined portion of the surface of the tenth semiconductor layer; Removing a tenth semiconductor layer on which the source and drain electrodes are not formed; Forming a gate electrode on the exposed surface of the third semiconductor layer; Forming a through hole in the substrate lower surface of the laser diode region to expose a predetermined portion of the lower surface of the third semiconductor layer; And forming a first electrode connected to the third semiconductor layer through the through hole on the lower surface of the substrate.

이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 OEIC소자의 단면도이다.2 is a cross-sectional view of an OEIC device according to the present invention.

상기 제2도에서 영역(H)는 HEMT가, 영역(L)에는 레이저다이오드가 형성되어 있다.In FIG. 2, the HE is formed in the region H, and the laser diode is formed in the region L. In FIG.

제3도는 상기 제2도의 레이저다이오드의 NIPI층(39)을 확대 도시한 것이다.FIG. 3 shows an enlarged view of the NIPI layer 39 of the laser diode of FIG.

상기 OEIC소자를 설명한다. 반절연성 GaAs기판(31)의 상부표면에 I형 GaAs층(제1반도체층 ; 33)과 I형 AlGaAs층(제2반도체층 ; 35)이 형성되어 있다. 상기 I형 GaAs층(33)과 I형 AlGaAs층(35)은 HEMT의 버퍼층과 스페이서층으로 이종접합( Hetero junction)을 이루는 접합계면에서 고농도의 2차원 전자개스가 발생된다.The OEIC element will be described. An I-type GaAs layer (first semiconductor layer; 33) and an I-type AlGaAs layer (second semiconductor layer; 35) are formed on the upper surface of the semi-insulating GaAs substrate 31. The I-type GaAs layer 33 and the I-type AlGaAs layer 35 generate a high concentration two-dimensional electron gas at a junction interface that forms a heterojunction with a buffer layer and a spacer layer of the HEMT.

상기 영역(H)의 I형 AlGaAs층(35)표면에 N-형 AlGaAs층(제3반도체층 ; 37)이 있으며, 이 N-형 AlGaAs층(37)의 소정표면에 N+형 GaAs층(제10반도체층 ; 45)이 형성되어 있다. N-형 AlGaAs층(37)은 소오스층이 N+형 GaAs층(45)은 캡층이 된다. 상기 N+형 GaAs층(45)의 표면에 소오스 및 드레인전극(50)(51)이 형성되어 있으며, 상기 노출된 N-형 AlGaAs층(37)의 표면에 게이트전극(53)이 형성되어 있다. 상기에서 게이트전극(53)은 오믹(Ohmic)금속으로, 소오스 및 드레인전극 (50) (51)은 쇼트키(Schottky)금속으로 형성되어 있다. 또한, 상기 영역(L )의 I-형 AlGaAs층(35)표면에 레이저다이오드의 제1클래드층이 되는 N-형 AlGaAs층(37)이 형성되어 있다. 그리고 상기 N-형 AlGaAs층(37)의 표면에 활성층으로 이용되는 NIPI층(제4반도체층 ; 39)이 형성되어 있다.An N-type AlGaAs layer (third semiconductor layer; 37) is formed on the surface of the I-type AlGaAs layer 35 in the region H, and an N + type GaAs layer is formed on a predetermined surface of the N-type AlGaAs layer 37. 10 semiconductor layer 45) is formed. The N-type AlGaAs layer 37 is a source layer and the N + type GaAs layer 45 is a cap layer. Source and drain electrodes 50 and 51 are formed on the surface of the N + type GaAs layer 45, and gate electrodes 53 are formed on the exposed surface of the N− type AlGaAs layer 37. The gate electrode 53 is formed of an ohmic metal, and the source and drain electrodes 50 and 51 are formed of a Schottky metal. In addition, an N-type AlGaAs layer 37 serving as the first cladding layer of the laser diode is formed on the surface of the I-type AlGaAs layer 35 in the region L. An NIPI layer (fourth semiconductor layer) 39 used as an active layer is formed on the surface of the N-type AlGaAs layer 37.

상기 NIPI층(39)은 제3도에 도시된 바와 같이 N형/I형/P형/I형의 구조가 반복 형성된 것이다. 상기에서 I형은 I형 GaAs층(제5반도체층 ; 39a)이고, N형 및 P형은 N형 델타도핑층(제6반도체층 ; 39b)과 P형 델타도핑층(제7반도체층 ; 39c)이다. 상기 N형 델타도핑층(39b)은 Si등의 N형 불순물로, P형 델타도핑층(39c)은 Be등의 P형 불순물로 각각 형성되어 있다. 상기 반복형성되어 있는 N형 및 P향 델타도핑층( 39b)(39c)에 의해 활성층으로 이용되는 NIPI층(39)내에 캐리어의 농도가 높아지게 되므로 전자와 정공의 결합율이 커져 광(Light)의 출력이 커진다. 또한, 상기 반복형성되는 I형 GaAs층(39a)들은 모두 동일한 두께로 형성되어 있으므로 출력되는 광은 코히어런트(coherent)하게 된다. 상기 NIPI층(39)의 표면에 P-형 AlGaAs층(제8반도체층 ; 41)이 형성되어 있다.As shown in FIG. 3, the NIPI layer 39 has a structure of N type / I type / P type / I type. Type I is an I type GaAs layer (fifth semiconductor layer; 39a), and N type and P type are N type delta doping layer (sixth semiconductor layer; 39b) and P type delta doping layer (seventh semiconductor layer; 39c). The N-type delta doping layer 39b is formed of N-type impurities such as Si, and the P-type delta doping layer 39c is formed of P-type impurities such as Be. The concentration of the carrier increases in the NIPI layer 39 used as the active layer by the repeating N-type and P-type delta doping layers 39b and 39c. The output is big. In addition, since the repeating I-type GaAs layers 39a are all formed to have the same thickness, the output light is coherent. A P-type AlGaAs layer (eighth semiconductor layer) 41 is formed on the surface of the NIPI layer 39.

상기 P-형 AlGaAs층(41)은 제2클래드층으로 이용된다. 상기에서 활성층으로 이용되는 NIPI층(39)은 제1 및 제2클래드층으로 이용되는 N- 및 P-형 AlGaAs층( 37)(41)보다 에너지 갭(Eg)은 작고 광굴절률은 크다. 또한, 상기 P-형 AlGaAs층( 41)의 표면에 캡층으로 이용되는 P+형 GaAs층(제9반도체층 ; 43)이 형성되어 있고, 이 P+GaAs층(43)의 표면에도 P형 전극(제2전극 ; 47)이 형성되어 있다. 상기 P형 전극(47)은 Au-Zn/Au등으로 형성되어 있다. 또한 상기 반절연성 GaAs기판(31)의 하부표면에는 상기 레이저다이오드의 N형 전극(제1전극 ; 48)이 형성되어 있고, 이 N형 전극(48)은 관통공(57)을 통해 영역(L)의 N-형 AlGaAs층(37)에 접촉되어 있다. 상기 N-형 전극(48)은 Au-Ge/Ni/Au등으로 형성되어 있다.The P-type AlGaAs layer 41 is used as the second cladding layer. The NIPI layer 39 used as the active layer has a smaller energy gap Eg and a larger photorefractive index than the N- and P-type AlGaAs layers 37 and 41 used as the first and second cladding layers. In addition, a P + type GaAs layer (ninth semiconductor layer) 43 used as a cap layer is formed on the surface of the P-type AlGaAs layer 41, and a P type electrode ( A second electrode 47) is formed. The P-type electrode 47 is made of Au-Zn / Au or the like. In addition, an N-type electrode (first electrode) 48 of the laser diode is formed on a lower surface of the semi-insulating GaAs substrate 31, and the N-type electrode 48 is a region L through a through hole 57. ) Is in contact with the N-type AlGaAs layer 37. The N-type electrode 48 is made of Au-Ge / Ni / Au or the like.

상술한 구조로 이루어진 HEMT와 레이저다이오드는 홈(55)에 의해 전기적으로 분리가 되어 있다. 상기홈(55)은 상기 I형 GaAs층(33)의 일부가 노출되도록 형성되어 있다. 또한 상기에서 HEMT와 레이저다이오드를 전기적 분리를 하기 위하여 상기 홈(55)대신 이 홈(55)에 대응하는 부분에 산소이온이나 양자를 이온주입하여 분리할 수 있다.The HEMT and the laser diode having the above-described structure are electrically separated by the grooves 55. The groove 55 is formed so that a portion of the I-type GaAs layer 33 is exposed. In addition, in order to electrically separate the HEMT and the laser diode, oxygen ions or protons may be ion-injected into portions corresponding to the grooves 55 instead of the grooves 55.

상술한 구조의 OEIC소자에서 HEMT는 레이저다이오드의 구동소자로 이용된다.In the OEIC device of the above-described structure, HEMT is used as a driving device of the laser diode.

제4(a)∼(e)도는 상기 OEIC소자의 제조공정도이다. 제4(a)도는 참조하면, 반절연성 GaAs기판(31)에 I형 GaAs(33), I형 AlGaAs층(35), N-형 AlGaAs층(37), NIPI형 GaAs층(39), P-형 AlGaAs층(41) 및 P+형 GaAs층(43)을 순차적으로 형성한다.4 (a) to (e) are manufacturing process diagrams of the OEIC element. Referring to FIG. 4 (a), on the semi-insulating GaAs substrate 31, an I-type GaAs 33, an I-type AlGaAs layer 35, an N-type AlGaAs layer 37, an NIPI-type GaAs layer 39, P A-type AlGaAs layer 41 and a P + type GaAs layer 43 are sequentially formed.

상기 I형 GaAs층(33)은 1μm 정도로, I형 AlGaAs층(35)은 100Å정도로 형성되어 HEMT의 버퍼층과 스페이서층으로 이용된다. 이때 상기 영역(L)의 I형 GaAs층(35)과 I형 AlGaAs층(37)은 상기 HEMT의 버퍼층과 스페이서층의 형성을 쉽게 하기 위한 것이다. 또한 상기 N-형 AlGaAs층(37)은 두께가 500Å정도이고 Si등의 N형 불순물이 5×1017∼2×1018이온/cm2정도로 도핑되어 형성된다. 그리고 NIPI층(39)은 레이저다이오드의 활성층을 형성하기 위한 것으로 N형/I형/P형/I형의 구조가 반복되어 1000Å정도로 형성된다. 상기에서 I형은 I형 GaAs층(39a)이고, N형 및 P형은 N형 및 P형 델타도핑층(39b)(39c)이다. 상기 I형 GaAs층(39a)은 50∼200Å정도이다. 또한, 상기 N형 델타도핑층(39b)은 Si등의 N형 불순물이, P형 델타도핑층(39c)은 Be등의 P형 불순물이 한원자∼수원자 정도로 형성된 것이다. 상기 NIPI층(39)은 N형 및 P형 델타도핑층(39b)(39c)을 형성하는 Si 및 Be의 확산을 방지하도록 낮은 온도(약 500∼550℃)에서 형성된다. 그리고, 상기 P-형 AlGaAs층(41)은 2000Å 정도이고 Be등의 P형 불순물이 5×1017∼2×1018이 온/cm2로, 상기 P+형 GaAs층(43)은 500Å정도이고 Be등이 5×1018이온/cm2정도로 도핑되어 형성된다. 상기 반도체층 들은 상기 MBE(Molecular Beam Epitaxy) 또는 CBE(Chemical Beam Epitaxy)등의 방법에 의해 한 스텝(step)으로 형성된다.The I-type GaAs layer 33 is formed at about 1 μm and the I-type AlGaAs layer 35 is formed at about 100 μs to serve as a buffer layer and a spacer layer of the HEMT. At this time, the I-type GaAs layer 35 and the I-type AlGaAs layer 37 in the region L are for easy formation of the buffer layer and the spacer layer of the HEMT. In addition, the N-type AlGaAs layer 37 is formed with a thickness of about 500 GPa and N-type impurities such as Si doped at about 5 × 10 17 to 2 × 10 18 ions / cm 2 . The NIPI layer 39 is formed to form an active layer of the laser diode, and the structure of the N-type / I-type / P-type / I-type is repeatedly formed at about 1000 mW. In the above, I type is an I type GaAs layer 39a, and N type and P type are N type and P type delta doping layers 39b and 39c. The I-type GaAs layer 39a is about 50 to 200 GPa. The N-type delta doping layer 39b is formed of N-type impurities such as Si, and the P-type delta doping layer 39c is formed of P-type impurities, such as Be, in the range of about one atom to several atoms. The NIPI layer 39 is formed at a low temperature (about 500-550 ° C.) to prevent diffusion of Si and Be forming the N-type and P-type delta doped layers 39b, 39c. The P-type AlGaAs layer 41 is about 2000 GPa and the P-type impurities such as Be are 5 × 10 17 to 2 × 10 18 ions / cm 2 , and the P + type GaAs layer 43 is about 500 GPa. Be is formed by doping about 5 x 10 18 ions / cm 2 . The semiconductor layers are formed in one step by a method such as the molecular beam epitaxy (MBE) or the chemical beam epitaxy (CBE).

제4(b)도를 참조하면, 통상의 리소그래피(lithography)방법에 의해 영역(H)의 P+형 GaAs층(43), P-형 AlGaAs층(41) 및 NIPI층(39)을 제거하여 N-형 AlGaAs층(37)의 일부분을 노출시킨다. 그 다음 상기 노출된 N-형 AlGaAs층(37)과 P+형 GaAs층(41)의 표면에 상기 층 들과 동일한 방법에 의해 두께가 500Å정도이고 Si등의 N형 불순물이 1×1018이온/cm2 정도로 도핑된 N+형 GaAs층(47)을 형성한다. 상기 N+형 GaAs층(47)은 HEMT의 캡층을 형성하기 위한 것이다.Referring to FIG. 4 (b), the P + type GaAs layer 43, the P− type AlGaAs layer 41 and the NIPI layer 39 of the region H are removed by a conventional lithography method. A portion of the -type AlGaAs layer 37 is exposed. Next, the surface of the exposed N-type AlGaAs layer 37 and the P + type GaAs layer 41 is about 500 microns in thickness by the same method as the above layers, and N-type impurities such as Si are 1 × 10 18 ions / An N + type GaAs layer 47 doped about cm 2 is formed. The N + type GaAs layer 47 is for forming a cap layer of HEMT.

제4도(c)를 참조하면, 상기 영역(L)의 N+형 GaAs층(47)을 제거한 후 HEMT과 레이저다이오드를 전기적으로 분리하기 위하여 영역(H)과 영역(L) 사이에 홈(55)을 형성한다. 상기 홈(55)은 습식 또는 전식식각방법에 의해 상기 I형 GaAs(33)이 노출되도록 형성한다. 또한, 상기 홈(55) 대신 이 홈(55)에 대응하는 부분에 산소 이온이나 양자를 이온주입하여 상기 소자들을 전기적으로 분리할 수 있다.Referring to FIG. 4C, after removing the N + type GaAs layer 47 of the region L, a groove 55 is formed between the region H and the region L to electrically separate the HEMT and the laser diode. ). The groove 55 is formed to expose the I-type GaAs 33 by a wet or electroetching method. In addition, the elements may be electrically separated by implanting oxygen ions or protons into portions corresponding to the grooves 55 instead of the grooves 55.

제4(d)도를 참조하면, 상기 P+형 GaAs(43)의 표면에 레이저다이오드의 P형 전극(41)을 형성한다. 상기 P형 전극(41)은 Au-Zn/Au등으로 형성된다. 그 다음, 상기 영역(H)의 N+형 GaAs층(45)표면의 소정부분에 통상의 리프트오프(lift-off)법에 의해 HEMT의 소오스 및 드레인전극(50)(51)을 형성한다. 상기 소오스 및 드레인전극 (50)(51)은 오믹금속, 예컨대 AuGe/Ni/Au로 형성된다. 그후 상기 N+형 GaAs층 (45)에서 전극들(50)(51)이 형성되어 있지 않는 부분을 게거하여 N-형 AlGaAs층 (37)의 소정부분을 노출시킨다. 계속해서, 상기 N-형 AlGaAs층(37)의 노출된 표면에 상기 HEMT의 게이트전극(53)을 형성한다. 상기 게이트전극은 쇼트키금속, 예컨대 Ti/Pt/Au로 형성된다.Referring to FIG. 4 (d), the P-type electrode 41 of the laser diode is formed on the surface of the P + type GaAs 43. The P-type electrode 41 is made of Au-Zn / Au or the like. Then, the source and drain electrodes 50 and 51 of the HEMT are formed in a predetermined portion of the surface of the N + type GaAs layer 45 in the region H by a normal lift-off method. The source and drain electrodes 50 and 51 are formed of an ohmic metal such as AuGe / Ni / Au. Thereafter, a portion of the N + type GaAs layer 45 where the electrodes 50 and 51 are not formed is removed to expose a predetermined portion of the N type AlGaAs layer 37. Subsequently, the gate electrode 53 of the HEMT is formed on the exposed surface of the N-type AlGaAs layer 37. The gate electrode is formed of a Schottky metal such as Ti / Pt / Au.

제4(e)도를 참조하면, 영역(L)의 반절연성 GaAs층(31) 하부표면으로부터 관통공(57)을 형성한다. 상기에서 관통공(57)은 상기 N-형 AlGaAs층이 노출되도록 형성된다. 그후 상기 반절연성 GaAs기판(31)의 하부표면에 레이저다이오드의 N형 전극(48)을 형성한다. 상기 N형 전극(48) AuGe/Ni/Au등의 오믹금속으로 형성되며, 또한 상기 관통공(57)을 통해 N-형 AlGaAs층(37)과 접속된다.Referring to FIG. 4E, through holes 57 are formed from the lower surface of the semi-insulating GaAs layer 31 in the region L. Referring to FIG. The through hole 57 is formed to expose the N-type AlGaAs layer. Thereafter, an N-type electrode 48 of the laser diode is formed on the lower surface of the semi-insulating GaAs substrate 31. The N-type electrode 48 is formed of an ohmic metal such as AuGe / Ni / Au, and is connected to the N-type AlGaAs layer 37 through the through hole 57.

상기 실시예는 본 발명의 일실시예로 본 발명이 상기 실시예에 한정되지 않음을 유의하여야 한다. 즉, GaAs/AlGaAs의 결합은 InP/GaInPAs, AlInAs/GaInPAs 또는 다른 화합물 반도체 결합으로 대치가 가능하다.The above embodiment is an embodiment of the present invention, it should be noted that the present invention is not limited to the above embodiment. That is, the GaAs / AlGaAs bond can be replaced with InP / GaInPAs, AlInAs / GaInPAs or other compound semiconductor bonds.

따라서, 상술한 바와 같이 본 발명은 HEMT와 레이저다이오드를 단일기판에 집적시킨 OEIC소자에서 이 레이저다이오드의 활성층을 델타도핑을 이용한 NIPI구조로 형성함으로써 캐리어를 증가시키게 되어 광의 출력을 높일 수 있으며, 또한 상기 NIPI구조에서 I형 층들을 동일한 두께로 형성하여 출력되는 광은 코히어런트하게 되는 이점이 있다.Therefore, as described above, in the OEIC device in which the HEMT and the laser diode are integrated on a single substrate, the present invention can increase the carrier by increasing the carrier by forming the active layer of the laser diode in the NIPI structure using delta doping. In the NIPI structure, the light output by forming the I-type layers with the same thickness has the advantage of being coherent.

Claims (8)

HEMT와 레이저다이오드를 포함하는 광전집적회로 소자에 잇어서, 반절연성 화합물 반도체 기판(31)의 전 표면에 형성되어 있으며 상기 HEMT의 버퍼층으로 이용되는 제3도전형의 제1반도체층(33)과, 상기 제1반도체층 (33) 표면의 HEMT 및 레이저다이오드 영역에 형성되어 있으며 상기 HEMT의 스페이서층으로 이용되는 제3도전형의 제2반도체층(35)과, 상기 제2반도체층(35)표면에 형성되어 있으며 상기 HEMT의 소오스층과 레이저다이오드의 제1클래드층으로 이용되는 제1도전형의 불순물이 저농도로 도핑된 제3반도체층(37)과, 상기 레이저다이오드영역의 제3반도체층(37)의 표면에 반복형성되어 있는 제1 및 제2도전형인 제6 및 제7반도체층(39b 및 39c)들 사이에 제3도전형의 제5반도체층들(39a)이 형성되어 활성층으로 이용되는 제4반도체층( 39)과, 상기 제4반도체층(39)의 표면에 형성되어 있으며 제2클래드층으로 이용되는 제2도전형의 불순물이 저농도로 도핑된 제8반도체층(41)과, 상기 제8반도체층(41)의 표면에 형성되어 있으며 캡층으로 이용되는 제2도전형의 불순물이 고농도로 도핑된 제9반도체층(43)과, 상기 제9반도체층(43)의 표면에 형성된 상기 레이저다이오드의 제2전극(47)과, 상기 반절연성 화합물 반도체기판(31)의 하부표면에 형성되며 상기 레이저다이오드 영역에 형성되어 잇으며 관통공을 통해 상기 제3반도체층(37)과 접속되는 제1전극(48)과, 상기 HEMT영역의 제3반도체층(37) 소정표면에 형성되어 있으며 캡층으로 이용되는 제1도전형의불순물이 고농도로 도핑된 제10반도체층(45)과, 상기 제10반도체층(45) 표면에 형성된 소오스 및 드레인전극(50,51)과, 상기 HEMT영역의 제3반도체층(37)의 노출된 표면에 형성된 게이트전극(53)과, 상기 HEMT와 레이저다이오드 사이를 전기적으로 분리하는 소자분리영역(55)을 구비함을 특징으로 하는 광전집적회로 소자.A first semiconductor layer 33 of a third conductive type formed on the entire surface of the semi-insulating compound semiconductor substrate 31 and used as a buffer layer of the HEMT, in the photoelectric integrated circuit device including the HEMT and the laser diode; The second semiconductor layer 35 of the third conductive type formed in the HEMT and the laser diode region of the surface of the first semiconductor layer 33 and the surface of the second semiconductor layer 35. A third semiconductor layer 37 formed in the HEMT source layer and doped with a low concentration of impurities of a first conductivity type used as the first clad layer of the laser diode, and a third semiconductor layer of the laser diode region ( The fifth semiconductor layers 39a of the third conductive type are formed as the active layer between the sixth and seventh semiconductor layers 39b and 39c which are repeatedly formed on the surface of the substrate 37). Of the fourth semiconductor layer 39 and the fourth semiconductor layer 39 The eighth semiconductor layer 41 formed on the surface and doped with a low concentration of the second conductive type impurity used as the second cladding layer is formed on the surface of the eighth semiconductor layer 41 and used as a cap layer. A ninth semiconductor layer 43 doped with a high concentration of impurities of a second conductivity type, a second electrode 47 of the laser diode formed on the surface of the ninth semiconductor layer 43, and the semi-insulating compound semiconductor substrate A first electrode 48 formed on the lower surface of the 31 and formed in the laser diode region and connected to the third semiconductor layer 37 through a through hole, and a third semiconductor layer of the HEMT region ( 37) the tenth semiconductor layer 45 formed on a predetermined surface and doped with a high concentration of the first conductive type impurity used as a cap layer, and the source and drain electrodes 50 formed on the surface of the tenth semiconductor layer 45; 51) and a crab formed on the exposed surface of the third semiconductor layer 37 of the HEMT region. Optoelectronic integrated circuit device, characterized in that the electrode having a root 53 and the device isolation region 55 for electrical separation between the laser diode and the HEMT. 제1항에 있어서, 상기 제1도전형이 N형, 제2도전형이 P형이고 제3도전형이 I형임을 특징으로 하는 광전집적회로 소자.The photonic integrated circuit device according to claim 1, wherein the first conductive type is N type, the second conductive type is P type, and the third conductive type is I type. 제2항에 있어서, 상기 제5반도체층(39a)이 I형 GaAs임을 특징으로 하는 광전집적회로 소자.The photonic integrated circuit device according to claim 2, wherein the fifth semiconductor layer (39a) is I-type GaAs. 제3항에 있어서, 상기 제6반도체층(39b)이 N형 델타도핑층이고, 제7반도체층( 39c)이 P형 델타도핑층임을 특징으로 하는 광전집적회로 소자.The photonic integrated circuit device according to claim 3, wherein the sixth semiconductor layer (39b) is an N-type delta doping layer and the seventh semiconductor layer (39c) is a P-type delta doping layer. 제4항에 있어서, 상기 N형 델타도핑층이 Si이고, P형 델타도핑층이 Be임을 특징으로 하는 광전집적회로 소자.5. The device of claim 4, wherein the N-type delta doped layer is Si and the P-type delta doped layer is Be. HEMT와 레이저다이오드를 포함하는 광전집적회로 소자의 제조방법에 있어서, 반절연성 화합물 반도체 기판표면에 제3도전형의 제1 및 제2반도체층(33,35), 제1도전형의 불순물이 저농도로 도핑된 제3반도체층(37), 제3도전형의 제5반도체층(39a)/제1도전형의 제6반도체층(39b)/제3도전형의 제5반도체층(39a)/제2도전형의 제7반도체층(39c)이 반복되는 제4반도체층(39), 제2도전형의 불순물이 저농도로 도핑된 제8반도체층(41),제2도전형의 불순물이 고농도로 도핑된 제9반도체층(43)을 순차적으로 형성하는 공정; 상기 HEMT영역의 제4반도체층(39), 제8반도체층(41)및 제9반도체층(43)을 제거하여 소정부분의 제3반도체층(37)을 노출시키는 공정 ; 상기 노출된 제3반도체층(37)과 제9반도체층(43)의 표면에 제1도전형의 불순물이 고농도로 도핑된 제10반도체층(45)을 형성하는 공정 ; 상기 레이저다이오드영역의 제10반도체층( 45)를 제거하는 공정 ; 상기 HEMT영역의 레이저다이오드 영역 사이에 소자분리 영역(55)을 형성하는 공정 ; 상기 제9반도체층(43)의 표면에 제2전극(47)을 형성하는 공정 ; 상기 제10반도체층(45)표면의 소정부분에 소오스 및 드레인전극(50, 51)을 형성하는 공정 ; 상기 소오스 및 드레인전극(51,52)이 형성되지 않은 제10반도체층(43)을 제거하는 공정 ; 상기 노출된 제3반도체층(37)의 표면에 게이트전극(53)을 형성하는 공정 ; 상기 레이저다이오드 영역의 기판하부표면에 관통공을 형성하여 제3반도체층 (37)하부표면의 소정부분을 노출시키는 공정; 상기 기판의 하부표면에 상기 관통공을 통해 상기 제 3 반도체층(37)과 접속되는 제1전극을 형성하는 공정으로 이루어짐을 특징으로 하는 광전집적회로 소자의 제조방법.In the method of manufacturing a photonic integrated circuit device including a HEMT and a laser diode, the first and second semiconductor layers 33 and 35 of the third conductive type and the first conductive type have a low concentration on the surface of the semi-insulating compound semiconductor substrate. The third semiconductor layer 37 doped with the third semiconductor layer 39a of the third conductive type / the sixth semiconductor layer 39b of the first conductive type / the fifth semiconductor layer 39a / of the third conductive type The fourth semiconductor layer 39 in which the seventh semiconductor layer 39c of the second conductive type is repeated, the eighth semiconductor layer 41 doped with low concentration of impurities of the second conductive type, and the high concentration of impurities of the second conductive type Sequentially forming the ninth semiconductor layer 43 doped with; Removing the fourth semiconductor layer (39), the eighth semiconductor layer (41), and the ninth semiconductor layer (43) of the HEMT region to expose a third semiconductor layer (37) of a predetermined portion; Forming a tenth semiconductor layer (45) doped with a high concentration of impurities of a first conductivity type on the exposed surfaces of the third semiconductor layer (37) and the ninth semiconductor layer (43); Removing the tenth semiconductor layer 45 of the laser diode region; Forming an isolation region (55) between the laser diode regions of the HEMT region; Forming a second electrode (47) on the surface of the ninth semiconductor layer (43); Forming source and drain electrodes (50, 51) on a predetermined portion of the surface of the tenth semiconductor layer (45); Removing the tenth semiconductor layer 43 on which the source and drain electrodes 51 and 52 are not formed; Forming a gate electrode (53) on the exposed surface of the third semiconductor layer (37); Forming a through hole in the lower surface of the substrate of the laser diode region to expose a predetermined portion of the lower surface of the third semiconductor layer (37); And forming a first electrode connected to the third semiconductor layer (37) through the through hole on the lower surface of the substrate. 제6항에 있어서, 상기 반도체층들이 MBE방법 또는 CBE방법으로 이루어짐을 특징으로 하는 광전집적회로 소자의 제조방법.The method of claim 6, wherein the semiconductor layers are formed by an MBE method or a CBE method. 제7항에 있어서, 상기 제4반도체층(39)의 성장온도가 500∼550℃임을 특징으로 하는 광전집적회로소자의 제조방법.The method of manufacturing a photonic integrated circuit device according to claim 7, wherein the growth temperature of the fourth semiconductor layer (39) is 500 to 550 캜.
KR1019900006450A 1990-05-08 1990-05-08 Photo-electric integrated circuit and its manufacturing method KR930000824B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900006450A KR930000824B1 (en) 1990-05-08 1990-05-08 Photo-electric integrated circuit and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006450A KR930000824B1 (en) 1990-05-08 1990-05-08 Photo-electric integrated circuit and its manufacturing method

Publications (2)

Publication Number Publication Date
KR910020952A KR910020952A (en) 1991-12-20
KR930000824B1 true KR930000824B1 (en) 1993-02-05

Family

ID=19298761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006450A KR930000824B1 (en) 1990-05-08 1990-05-08 Photo-electric integrated circuit and its manufacturing method

Country Status (1)

Country Link
KR (1) KR930000824B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089077A1 (en) * 2006-02-01 2007-08-09 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device and method of manufacturing the same
WO2007119919A1 (en) * 2006-04-18 2007-10-25 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
KR910020952A (en) 1991-12-20

Similar Documents

Publication Publication Date Title
KR940005454B1 (en) Compound semiconductor device
KR890004972B1 (en) Hetero junction bipolar tr manufacturing method
US4847665A (en) Monolithic integration of optoelectronic and electronic devices
US4739385A (en) Modulation-doped photodetector
US5107319A (en) Monolithically integrated photodiode-fet combination
JPH0738457B2 (en) Opto-electronic bistable element
US4346394A (en) Gallium arsenide burrus FET structure for optical detection
US4608696A (en) Integrated laser and field effect transistor
US4791072A (en) Method for making a complementary device containing MODFET
JPS582077A (en) Semiconductor device
US5027182A (en) High-gain AlGaAs/GaAs double heterojunction Darlington phototransistors for optical neural networks
KR930000824B1 (en) Photo-electric integrated circuit and its manufacturing method
US5104823A (en) Monolithic integration of optoelectronic and electronic devices
US4416053A (en) Method of fabricating gallium arsenide burris FET structure for optical detection
US6002142A (en) Integrated optoelectronic structures incorporating P-type and N-type layer disordered regions
EP0092645B1 (en) Transistor and circuit including a transistor
US5158896A (en) Method for fabricating group III-V heterostructure devices having self-aligned graded contact diffusion regions
KR910006705B1 (en) Light emitted diode array and its manufacturing method
GB2243947A (en) Transverse junction stripe laser
Taylor et al. Demonstration of a heterostructure field‐effect laser for optoelectronic integration
JPH0658972B2 (en) Lateral pin heterojunction device and method of forming same
KR940000509B1 (en) Method of producing compound semiconductor device
KR100234350B1 (en) Fabricating method of compound semiconductor device
US5459333A (en) Semiconductor photodetector with potential barrier regions
KR940005728B1 (en) Compound semiconductor device and making method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020107

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee