KR940004248B1 - 반도체 조립장비의 본딩 제어방법 - Google Patents

반도체 조립장비의 본딩 제어방법 Download PDF

Info

Publication number
KR940004248B1
KR940004248B1 KR1019910018125A KR910018125A KR940004248B1 KR 940004248 B1 KR940004248 B1 KR 940004248B1 KR 1019910018125 A KR1019910018125 A KR 1019910018125A KR 910018125 A KR910018125 A KR 910018125A KR 940004248 B1 KR940004248 B1 KR 940004248B1
Authority
KR
South Korea
Prior art keywords
bonding
coordinates
wire
wire bonder
control method
Prior art date
Application number
KR1019910018125A
Other languages
English (en)
Other versions
KR930009005A (ko
Inventor
고준수
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910018125A priority Critical patent/KR940004248B1/ko
Publication of KR930009005A publication Critical patent/KR930009005A/ko
Application granted granted Critical
Publication of KR940004248B1 publication Critical patent/KR940004248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체 조립장비의 본딩 제어방법
제1도는 종래의 와이어 본딩방법을 설명하기 위한 블록 다이아그램.
제2도는 본 발명에 의한 와이어 본딩방법을 수행하기 위한 와이어 본더의 개략적인 구조도.
제3도 및 제4도는 본 발명에 의한 와이어 본딩방법을 설명하기 위한 도면 및 블록 다이아그램.
* 도면의 주요부분에 대한 부호의 설명
2 : 와이어본더 3 : 데이타버퍼(Data buffer)
4 : 퍼스널컴퓨터 5 : 본딩스테이지
6 : 반도체칩 6a : 본드패드
7 : 리드페리임의 인너리드 X, Y : 본딩스테이지의 그로우벌(Global)좌표
L1, L2,…, Ln: 인너리드의 본딩부위 센터좌표
a, b, c, d : 반도체칩의 아웃라인 좌표
P1, P2,…, Pn: 본드패드의 좌표
본 발명은 반도체 조립장비의 본딩 제어방법에 관한 것으로, 특히 와이어 본딩을 위한 패턴(Pattern) 인식을 장비와 분리된 외부에서 컴퓨터를 이용하여 좌표로 인식할 수 있도록 함으로써 인식시스템의 미비 혹은 작업자의 조작실수로 인한 본딩 불량을 방지할 수 있도록 함과 아울러 공정시간을 단축시킬 수 있도록 한 반도체 조립장비의 본딩 제어방법에 관한 것이다.
통상 반도체칩의 본드패드와 리드프레임의 인너리드를 자동으로 접속 연결하는 장비인 와이어 본더는 그 장비의 내부에 패턴인식장치(PRS : Pattern Recognltion System)가 설치되어 있어 칩과 리드 프레임을 본딩스테이지(bonding stage)에 위치시키면 다음과 같은 순서로 본딩작업을 실시하도록 되어 있다.
즉, 와이어 본더의 본딩스테이지로 칩과 리드프레임이 이송되면 그 내부에 설치된 패턴인식장치가 칩의 외형을 대각선 방향으로 인식하여 칩내의 일측 본드패드와 그에 가장 가까운 리드프레임의 인너리드를 본딩하는 것을 시작으로 그외의 나머지 본딩패드 및 그에 상응하는 리드프레임의 인너리드의 위치를 포인트 투 포인트(point to point)로 찍어 화상을 인식한 후, 자동으로 본딩공정을 수행하도록 되어 있다.
이와 같이 하여 하나의 칩의 와이어 본딩이 완료되면 그후에 이송되는 칩은 메모리된 화성을 근거로 자동으로 본딩되도록 구성되어 있다.
부연하면, 종래의 와이어 본딩방법은 제1도에 도시한 그 블록 다이아그램에서 보는 바와 같이 장비내의 패턴인식장치를 이용하여 이송된 칩 및 리드프레임의 본딩부위의 한번 인식하고 이것을 메모리 하였다가 연속 피딩(feeding)되는 칩 및 리드프레임을 이와 비교하여 자동으로 본딩하도록 되어 있는 것이다.
그러나, 상기한 바와 같이 종래의 와이어 본딩방법은 와이어본더내의 패턴인식장치의 오류 또는 작업자의 조작실수로 인한 본딩에러(bonding error)가 발생할 수 있는 것이 있으며, 또한 비디오(Video)로 패턴을 인식함으로 칩의 특성에 따라 인식방법이 변화될 수 있는 것이었다.
이를 감안하여 창안한 본 발명의 목적은 와이어본더내의 화상 인식장치를 제거하고, 와이어 본딩을 위한 화상인식을 장비와 분리된 외부의 컴퓨터를 이용하여 본딩스테이지의 한점을 기준으로 좌표인식을 하도록 함으로써 패턴인식의 오류를 줄이고 본딩공정시간을 단축시킬 수 있는 반도체 조립장비의 본딩 제어방법을 제공함에 있다.
상기한 바와 같이 목적을 갖는 본 발명은 클린룸(Clean room)에 설치된 와이어본더를 그와 분리되어 데이타버퍼(data buffer)(일종의 컨버터)를 매개로 사무실에 설치된 퍼스널컴퓨터(personal computer)를 이용하여 컨트롤하고 칩이 놓여질 위치를 그로우벌 코어디네이트 시스템(Global coordinate system)으로 하여 칩의 사이즈, 본드패드의 위치, 리드프레임 인너리드의 본딩부위 등의 좌표를 입력시킨 후 본딩되는 패드와 리드프레임의 인너리드 본딩부위를 지정한 다음 데이타를 와이어본더로 전송시켜 장비를 구동함으로써 달성되는 것이다.
이하에서는 이러한 본 발명을 첨부한 도면에 의하여 보다 상세히 설명하겠다.
제2도는 본 발명에 의한 와이어 본딩방법을 수행하기 위한 와이어본더의 개략적인 구조도로서 이에 도시한 바와 같이 클린룸(1)에 와이어본더(2)가 설치되어 있고 그 와이어본더(2)와 분리되어 데이타버퍼(3)를 매개로 퍼스널컴퓨터(4)가 연결되어 있으며, 이 퍼스널컴퓨터(4)에 의해 칩의 사이즈, 본드패드의 위치 및 리드프레임 인너리드의 본딩부위 등의 좌표가 인식되어 일종의 컨버어터(convertor)인 데이타버퍼(3)를 통해 와이어본더(2)로 전송되며 이 데이타에 의해 와이어 본딩공정을 수행하도록 구성되어 있다.
제3도 및 제4도는 본 발명에 의한 와이어 본딩방법을 설명하기 위한 도면 및 블럭 다이아그램을 도시한 도면으로서 이에 도시한 바와 같이 본 발명에 의한 와이어 본딩방법은 와이어본더(2) 내부에 위치한 본딩스테이지(5)의 그로우벌 코어디네이터(x, y)를 퍼스널컴퓨터(4)에 입력시키고 계속해서 도면에서 a, b, c, d로 표시한 반도체칩(6)의 레이아웃 코어디네이트를 입력시킴과 아울러 P1, P2,…, Pn으로 표시한 본드패드(6a)의 센터좌표를 입력시킨다.
그런 다음, 도면에서 L1, L2,…, Ln으로 표시한 리드프레임 인너리드(7) 부위의 본딩 에어리어 좌표를 입력시켜 각각의 본딩패드(6a)와 그에 상응하는 리드프레임의 인너리드(7)를 짝((P1, L1)(P2,L2),…, Pn,Ln))을 지어 컨넥션(connection)을 지정해 준다.
이와 같이 데이타를 입력시킨 후 본드어빌리티 체크 프로그램(bondability check program)을 입력시켜 상기의 데이타로 본드어빌리티를 시뮬레이션 (simulation)하여 본다.
시뮬레이션 결과 이상이 없으면 데이타를 와이어본더로 전송시켜 본딩을 진행한다.
이상에서 상세히 설명한 바와 같이 와이어본더 내에서의 화상인식 장치를 제거하고, 그 와이어본더와 분리되어 설치된 퍼스널컴퓨터에 칩의 레이아웃, 본드패드의 위치 및 리드프레임 인너리드의 센터 등의 좌표를 입력시켜 와이어본더로 전송시킴으로써 본딩공정을 수행하는 방법이므로 종래에 비해 패턴인식이 용이함과 아울러 패턴인식 오류를 줄일 수 있고 이에 따라 본딩공정시간을 단축할 수 있으며, 패턴인식장치가 제거되므로 와이어본더의 구조가 간단해지는 효과가 있다.
또한, 한대의 퍼스널컴퓨터로 여러대의 와이어본더를 제어할 수 있으므로 생산성이 향상되는 효과도 있다.
그리고, 본드어빌리티 체크 프로그램을 이용하여 본딩전에 시뮬레이션을 한 후에 본딩공정을 수행하므로 본딩 에러를 줄일 수 있는 효과가 있다.

Claims (1)

  1. 와이어 본딩을 위한 패턴인식을 와이어본더(2)와 분리되어 데이타버퍼(3)를 매개로 연결된 퍼스널컴퓨터(4)를 이용하여 본딩스테이지(5)의 한점을 기준점 및 기준좌표로 본딩스테이지(5)의 그로우벌좌표(x, y), 리드프레임 인너리드(7)의 본딩부위 센터좌표(L1, L2,…, Ln), 반도체칩(6)의 아웃라인좌표(a, b, c, d), 본드패드(6a)의 좌표(P1, P2,…, Pn) 등을 입력시켜 본드어빌리티를 체크한 후 컴퓨터(4)에 입력된 각 좌표 데이타를 와이어본더(2)로 전송하여 와이어본딩을 수행함을 특징으로 하는 반도체 조립장비의 본딩 제어방법.
KR1019910018125A 1991-10-15 1991-10-15 반도체 조립장비의 본딩 제어방법 KR940004248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910018125A KR940004248B1 (ko) 1991-10-15 1991-10-15 반도체 조립장비의 본딩 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018125A KR940004248B1 (ko) 1991-10-15 1991-10-15 반도체 조립장비의 본딩 제어방법

Publications (2)

Publication Number Publication Date
KR930009005A KR930009005A (ko) 1993-05-22
KR940004248B1 true KR940004248B1 (ko) 1994-05-19

Family

ID=19321274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018125A KR940004248B1 (ko) 1991-10-15 1991-10-15 반도체 조립장비의 본딩 제어방법

Country Status (1)

Country Link
KR (1) KR940004248B1 (ko)

Also Published As

Publication number Publication date
KR930009005A (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
JP4860128B2 (ja) ワイヤボンディング方法
KR940004248B1 (ko) 반도체 조립장비의 본딩 제어방법
US6112973A (en) Angled transducer-dual head bonder for optimum ultrasonic power application and flexibility for tight pitch leadframe
KR20030005037A (ko) 본딩 시스템
KR100252732B1 (ko) 내부 리드선 본딩 방법 및 장치
JPH04330743A (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR100585601B1 (ko) 와이어본딩위치 보정방법
JPH11297742A (ja) ワイヤボンディング方法
JPH07161793A (ja) 半導体部品組立装置
KR100329740B1 (ko) 와이어본딩 장치와 그를 이용한 와이어 본딩 방법
KR100604670B1 (ko) 와이어본딩 장치 및 그를 이용한 본딩 방법
JP2907189B2 (ja) 自動レイアウト装置
JPH0278239A (ja) ワイヤボンディング方法
CN101101885A (zh) 打线机台及其打线方法
JP3686064B2 (ja) ボンディング方法及びボンディング装置
JPH10308408A (ja) 半導体製造装置
KR100376966B1 (ko) 리드프레임 겹침을 방지하기 위한 와이어 본더 및 와이어본딩방법.
JPH0529497A (ja) 半導体装置
JPS61119054A (ja) 自動ワイヤボンデイング装置
JPH04199522A (ja) ワイヤボンディング装置
JPH04196546A (ja) ダイボンディング装置
JPH031550A (ja) ワイヤボンダ
JP2524649B2 (ja) 半導体ｉｃの自動接続方法
JPH04261033A (ja) ワイヤボンド装置
KR19990081144A (ko) 와이어본더의 이중 본딩 방지를 위한 화상인식장치 및 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee