KR940003666B1 - Digital recording and reproducing apparatus - Google Patents

Digital recording and reproducing apparatus Download PDF

Info

Publication number
KR940003666B1
KR940003666B1 KR1019920003383A KR920003383A KR940003666B1 KR 940003666 B1 KR940003666 B1 KR 940003666B1 KR 1019920003383 A KR1019920003383 A KR 1019920003383A KR 920003383 A KR920003383 A KR 920003383A KR 940003666 B1 KR940003666 B1 KR 940003666B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
switch
ram
recording
Prior art date
Application number
KR1019920003383A
Other languages
Korean (ko)
Other versions
KR930018553A (en
Inventor
최경환
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019920003383A priority Critical patent/KR940003666B1/en
Publication of KR930018553A publication Critical patent/KR930018553A/en
Application granted granted Critical
Publication of KR940003666B1 publication Critical patent/KR940003666B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

By having a circuit for recording and playback system jointly, this device makes simple. It comprises: A/D converters (110,120) for converting analog signal to digital signal; compression circuits (130,140); RAMs (150,160) for memorizing input signal; a switching circuit (170) for selecting the RAM output; a Micom (180) for controlling the overall system; an Error Correction Code (ECC) circuit (190) for adding parity to the RAM data; an adder (200) for adding a synchronous signal and an index to the ECC output; a signal generator (210); an amplifier (230); and a head (HD) for recording the amplifier output.

Description

디지탈 기록 재생장치Digital recorder

제1도는 이 발명에 따른 디지탈 기록 재생장치의 기록계의 구성도.1 is a block diagram of a recording system of a digital recording and reproducing apparatus according to the present invention.

제2도는 이 발명에 따른 디지탈 기록 재생장치의 재생계의 구성도.2 is a configuration diagram of a reproduction system of the digital recording and reproducing apparatus according to the present invention.

제3도는 제1도 및 제2도에서 ECC회로의 블럭구성도.3 is a block diagram of an ECC circuit in FIGS. 1 and 2;

제4a, b, c, d도는 제3도의 제4스위치부의 스위칭펄스의 포멧을 나타낸 파형도4a, b, c, and d are waveform diagrams showing the format of the switching pulse of the fourth switch section of FIG.

이다.to be.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

110,120 : A/D콘버터 130,140 : 압축회로110,120: A / D converter 130,140: compression circuit

150,160,192,193,195,198 : 램 170 : 스위치회로150, 160, 192, 193, 195, 198: RAM 170: Switch circuit

180 : 마이콤 190 : ECC회로180: micom 190: ECC circuit

200 : 덧셈기 210 : 신호발생부200: adder 210: signal generator

220 : 변조부 230 : 증폭부220: modulator 230: amplifier

115,125 : D/A콘버터 135,145 : 신장회로115,125: D / A converter 135,145: extension circuit

225 : 복조부225: demodulator

S1,S2,S3,S4 : 제1,제2,제3,제4 스위치부S1, S2, S3, S4: 1st, 2nd, 3rd, 4th switch

HD : 헤드HD: Head

이 발명은 디지탈 기록 재생장치에 관한 것으로서, 기록 및 재생계의 회로를 공유함으로써 전체적으로 회로구성이 간단해지도록 한 디지탈 기록 재생장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a digital recording and reproducing apparatus, and more particularly, to a digital recording and reproducing apparatus in which a circuit configuration is simplified by sharing circuits of a recording and reproducing system.

현재 이용되고 있는 디지탈 기록 재생장치는 영상신호 처리의 루프(Loop)와 음성신호 처리의 루프가 각기 독립돼 있다. 따라서, 회로가 복잡하고 제품의 원가가 상승되며 제품의 부피와 부게가 증가되어 경박단소의 추세에 역행되었다.The digital recording and reproducing apparatus currently used has independent loops for video signal processing and loops for audio signal processing. Therefore, the circuit is complicated, the cost of the product is increased, and the volume and weight of the product are increased to counter the trend of light and short.

이 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 음성과 영상신호의 기록 및 재생시 ECC(Error Correction Code)회로, 변조기, 레코딩앰프, 헤드, 프리앰프 및 복조기 등의 구성을 하나의 루프만으로 동신에 처리할 수 있도록 하여 제품의 경박단소화와 코스트다운을 이룬 디지탈 기록 재생장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to configure an error correction code (ECC) circuit, a modulator, a recording amplifier, a head, a preamplifier and a demodulator when recording and reproducing audio and video signals. The present invention provides a digital recording and reproducing apparatus that can reduce the cost and downsizing of a product by allowing it to be processed at the same time with only a loop.

이와 같은 목적을 달성하기 위한 이 발명은, 비데오신호와 오디오신호를 각기 디지탈신호로 변환시키는 복수의 A/D콘버터와, A/D콘버터들과 각기 연결되어 디지탈 출력되는 신호를 압축하는 압축회로들과, 이 압축회로들과 각각 연결되어 입력되는 신호를 기록하는 램들과, 이 램들과 연결되어 램의 출력을 선택하는 스위치회로와, 상기 스위치회로에 연결되어 스위치회로의 구동을 콘트롤하며 시스템 전체를 콘트롤하는 마이콤과, 상기 스위치회로에 연결되어 비데오 램과 오디오 램의 데이타에 패리티를 부가하는 ECC(Error Correction Code)회로와, 상기 ECC회로에 연결되어 이 ECC회로의 출력에 동기신호 및 인덱스를 합성하는 뎃셈기와, 이 뎃셈기와 연결되어 동기신호 및 인덱스를 제공하는 신호 발생부와, 상기 덧셈기에 연결되어 덧셈기에서 출력되는 신호를 변조시키는 변조부와, 이 변조부에 연결되어 변조된 신호를 증폭하는 증폭부와, 이 증폭부와 연결되어 증폭부에서 출력되는 신호를 기록 매체에 기록시키는 헤드로 기록계가 구성되고, 기록 매체에 기록된 신호를 재생하는 상기 헤드와, 이 헤드와 연결되어 헤드에서 출력되는 신호를 복조하는 복조부와, 이 복조부에 연결되어 복조된 신호에 패리티를 부가하는 상기 ECC회로와, 상기 ECC회로에 연결되어 ECC회로의 출력을 스위칭하는 스위치회로와, 이 스위치회로와 연결되어 스위치회로의 구동을 콘트롤하는 마이콤과, 상기 스위치회로와 각기 연결되어 스위치회로에 의해 선택되며 비데오 및 오디오신호를 기억하는 램들과, 이 램들과 각각 연결되어 램에서 저장된 비데오 및 오디오신호를 원래의 크기로 신장시키는 신장회로들과, 이 신장회로들과 각각 연결되어 신장회로에서 출력되는 디지탈신호를 아날로그신호로 변환시켜 각기 비데오신호와 오디오신호를 출력하는 D/A콘버터들로 재생계와 구성된 디지탈 기록 재생장치에 그 특징이 있다.In order to achieve the above object, the present invention provides a plurality of A / D converters for converting a video signal and an audio signal into digital signals, and compression circuits for respectively compressing a digital output signal connected to the A / D converters. RAMs connected to the compression circuits to record input signals, switch circuits connected to the RAMs to select an output of the RAM, and connected to the switch circuits to control the driving of the switch circuits. An ECC (Error Correction Code) circuit connected to the control circuit to add parity to data of video RAM and audio RAM connected to the switch circuit, and a synchronization signal and an index are synthesized to the output of the ECC circuit. A multiplier, a signal generator connected to the multiplier to provide a synchronization signal and an index, and a signal output from the adder connected to the adder And a recording system comprising a modulator for modulating a signal, an amplifier connected to the modulator and amplifying a modulated signal, and a head connected to the amplifier for recording a signal output from the amplifier on a recording medium. A demodulator for demodulating a signal output from the head connected to the head, a demodulator connected to the head, the ECC circuit for adding parity to the demodulated signal, and an ECC circuit; A switch circuit connected to the switch circuit for switching the output of the ECC circuit, a microcomputer connected to the switch circuit to control the driving of the switch circuit, and connected to the switch circuit, respectively, and selected by the switch circuit to store video and audio signals. RAMs, and expansion circuits connected to the RAMs to expand video and audio signals stored in the RAM to their original sizes, and the expansion circuits. Are coupled has a feature that the digital signal outputted from the expansion circuit converts an analog signal to each video signal and a digital recording and reproducing apparatus configured and reproducing system in the D / A converter for outputting an audio signal.

이하, 이 발명의 실시예에 대하여 첨부도면에 따라서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail according to the accompanying drawings.

먼저, 제1도는 이 발명에 따른 디지탈 기록계의 구성을 나타낸 것으로서, 비데오신호를 입력받아 디지탈신호로 변환시키는 A/D콘버터(110)에 입력되는 디지탈신호를 압축시키는 압축회로(130)가 연결되고, 이 압축회로(130)에는 압축회로(130)에서 출력되는 신호를 기억시키는 램(150)이 연결된다. 한편, 오디오신호를 입력받아 디지탈신호로 변환시키는 A/D콘버터(120)에는 입력되는 디지탈신호를 압축시키는 압축회로(140)가 연결되고, 이 압축회로(140)에는 압축회로(140)에서 출력되는 신호를 기억시키는 램(160)이 연결된다. 상기 압축회로(140)는 옵션(Option)으로, 압축회로 (140)가 필요하지 않을 경우에는 A/D콘버터(120)의 출력측이 상기 램(160)에 직접 연결되도록 한다. 상기 램(150)(160)은 각기 스위치회로(170)에 연결되고, 이 스위치회로(170)에는 스위치회로(170)의 구동을 콘트롤하는 마이콤(180)이 연결되었다.First, Figure 1 shows the configuration of a digital recorder according to the present invention, the compression circuit 130 for compressing the digital signal input to the A / D converter 110 receives the video signal and converts it into a digital signal is connected The compression circuit 130 is connected to a RAM 150 for storing a signal output from the compression circuit 130. On the other hand, the A / D converter 120 for receiving an audio signal and converting it into a digital signal is connected to a compression circuit 140 for compressing the input digital signal, which is output from the compression circuit 140. RAM 160 for storing the signal to be connected is connected. The compression circuit 140 is an option, and when the compression circuit 140 is not required, the output side of the A / D converter 120 is directly connected to the RAM 160. Each of the RAMs 150 and 160 is connected to a switch circuit 170, and a microcomputer 180 for controlling driving of the switch circuit 170 is connected to the switch circuit 170.

또한, 상기 스위치회로(170)에는 스위치회로(170)의 스위칭에 따라 상기 램(150) 또는, 램(160)이 선택적으로 연결되는 ECC회로(190)에서 패리티가 부가되어 출력되는 비데오 및 오디오신호에 동기신호와 인덱스를 합성시키는 덧셈기(200)가 연결되고, 이 덧셈기(200)에는 동기신호와 인덱스신호를 발생하는 신호발생부(210)가 연결된다.In addition, video and audio signals are output to the switch circuit 170 by adding parity from the RAM 150 or the ECC circuit 190 to which the RAM 160 is selectively connected according to the switching of the switch circuit 170. An adder 200 for synthesizing a synchronization signal and an index is connected to the adder 200, and a signal generator 210 for generating the synchronization signal and the index signal is connected to the adder 200.

또한, 상기 덧셈기(200)에는 입력되는 신호를 변조시키는 변조부(220)가 연결되고, 이 변조부(220)에는 증폭부(230)가 연결되며, 이 증폭부(230)에는 헤드(HD)가 연결된다.In addition, the adder 200 is connected to a modulator 220 for modulating the input signal, the modulator 220 is connected to the amplifier 230, the amplifier 230 is a head (HD) Is connected.

제2도는 이 발명에 따른 디지탈 재생계의 구성을 나타낸 것으로서, 제1도와 동일한 부호를 부여한 구성은 기록 및 재생계가 공유하도록 된 것이다.FIG. 2 shows the configuration of the digital reproduction system according to the present invention, in which the same reference numerals as those in FIG. 1 are shared between the recording and reproduction systems.

즉, 디지탈 재생계는 기록매체로부터 정보를 읽어내는 상기 헤드(HD)에는 재생되는 신호를 증폭시키는 상기 증폭부(230)가 연결되고, 이 증폭부(230)에는 재생된 신호를 원래의 신호로 복조시키는 복조부(225)가 연결된다. 이 복조부(225)에는 상기 ECC회로(190)가 연결되어 재생된 신호에 패리티를 부가한다.That is, in the digital reproduction system, the head HD, which reads information from the recording medium, is connected to the amplification unit 230 for amplifying the reproduced signal. Demodulation unit 225 for demodulation is connected. The demodulator 225 is connected to the ECC circuit 190 to add parity to the reproduced signal.

이 ECC회로(190)에는 ECC회로(190)에서 출력되는 신호를 비데오 및 오디오계 회로로 스위칭하는 상기 스위치회로(170)가 연결된다. 이 스위치회로(170)에는 이 스위치회로(170)를 구동제어하는 마이콤(180)이 연결된다. 또한 스위치회로(170)에는 비데오신호를 기록하는 상기 램(150)과 오디오신호를 기록하는 상기 램(160)이 연결된다.The ECC circuit 190 is connected to the switch circuit 170 for switching the signal output from the ECC circuit 190 to a video and audio circuit. The switch circuit 170 is connected to a microcomputer 180 for driving control of the switch circuit 170. In addition, the switch circuit 170 is connected to the RAM 150 for recording a video signal and the RAM 160 for recording an audio signal.

상기 램(150)에는 이 램(150)에서 출력되는 비데오신호를 본래의 신호크기로 신장시키는 신장회로(135)가 연결되고, 상기 램(160)에는 이 램(160)에서 오디오신호를 본래의 신호크기로 신장시키는 신장회로(145)가 연결된다.An extension circuit 135 for extending the video signal output from the RAM 150 to an original signal size is connected to the RAM 150, and the RAM 160 is configured to transmit an audio signal from the RAM 160. An expansion circuit 145 extending to a signal size is connected.

상기 신장회로(135)에는 입력되는 디지탈 비데오신호를 아날로그신호로 변환시키는 D/A콘버터(115)가 연결되고, 상기 신장회로(145)에는 입력되는 디지탈 오디오신호를 아날로그신호로 변환시키는 D/A콘버터(125)가 연결된다.The expansion circuit 135 has a D / A converter 115 for converting an input digital video signal into an analog signal, and the expansion circuit 145 converts an input digital audio signal into an analog signal. Converter 125 is connected.

상기 신장회로(145)는 옵션으로, 기록계에서 압축회로(140)가 사용되지 않을 경우에는 사용할 필요가 없으며, 이러한 경우에는 램(160)의 출력이 D/A콘버터(125)로 입력되도록 연결시킨다. 상기 ECC회로(190)는 제3도와 같은 세부회로구성으로 실시 할 수 있다.The decompression circuit 145 is an option, and does not need to be used when the compression circuit 140 is not used in the recorder. In this case, the output of the RAM 160 is connected to the D / A converter 125. . The ECC circuit 190 may be implemented in a detailed circuit configuration as shown in FIG.

즉, 상기 스위치회로(170)에 연결되어 비데오신호 및 오디오신호에 각각 패리티를 부가하는 아우터코더(Outer Coder)(191)와, 이 아우터코더(191)에 연결되어 마이콤(180)에 의해 스위칭이 제어되는 제1스위치부(S1)와, 이 제1스위치부(S1)에 연결되어 제1스위치부(S1)의 스위칭에 따라 패리티가 부가된 비데오신호와 오디오신호를 각각 저장하는 램(192), (193)과, 이 램(192), (193)에 연결되어 상기 마이콤(180)에 의해 스위칭이 제어되며 상기 램(192), (193)의 출력을 선택하는 제2스위치부(S2)와, 이 제2스위치부(S2)에 연결되어 이 제2스위치부(S2)의 선택에 따라 오디오신호 및 출력을 선택하는 제 2스위치부(S2)와, 이 제2스위치부(S2)에 연결되어 이 제2스위치부(S2)의 선택에 따라 오디오 신호 및 비데오신호 각각에 따라 인너코드(Inner Code)를 생성하는 인너코드(194)와, 이 인너코드(194)에 연결되어 마이콤(180)의 제어에 따라 스위칭되는 제3스위치부(S3)와, 이 제3스위치부(S3)에 각기 연결되어 제3스위치부(S3)의 스위칭에 따라 비데오신호를 저장하는 램(195)과 오디오신호를 저장하는 램(196)과, 이 램(195), (196)들과 연결되어 마이콤(180)의 제어에 따라 스위칭되어 상기 덧셈기(200)에 비데오신호 및 오디오신호를 선택적으로 제공하는 제4스위치부(S4)로 이루어졌다.That is, an outer coder 191 connected to the switch circuit 170 to add parity to a video signal and an audio signal, respectively, and a switch connected to the outer coder 191 to be switched by the microcomputer 180. RAM 192 connected to the controlled first switch unit S1 and the first switch unit S1 and storing video and audio signals to which parity is added according to the switching of the first switch unit S1, respectively. And a second switch unit S2 connected to the RAMs 192 and 193 and controlled by the microcomputer 180 to select an output of the RAMs 192 and 193. And a second switch section S2 connected to the second switch section S2 for selecting an audio signal and an output according to the selection of the second switch section S2, and to the second switch section S2. An inner code 194 connected to generate an inner code according to an audio signal and a video signal according to selection of the second switch unit S2; The third switch unit S3 connected to the node 194 and switched under the control of the microcomputer 180, and the third switch unit S3 are respectively connected to the third switch unit S3 to switch the video according to the switching of the third switch unit S3. RAM 195 for storing a signal and RAM 196 for storing an audio signal, and are connected to the RAMs 195 and 196 and switched under the control of the microcomputer 180 to be added to the video adder 200. It consists of a fourth switch unit (S4) for selectively providing a signal and an audio signal.

이와 같이 구성된 이 발명은, 기록 모드시에 비데오신호가 입력되면 A/D콘버터(110)에서는 이 신호를 디지탈 비데오신호로 변환출력한다. 이 디지탈 비데오신호는 압축회로(130)에 의해 데이타 압축이 행해진 후 램(150)에 기억된다.According to the present invention configured as described above, when the video signal is input in the recording mode, the A / D converter 110 converts the signal into a digital video signal. This digital video signal is stored in the RAM 150 after data compression is performed by the compression circuit 130.

한편, 오디오신호는 A/D콘버터(120)에 의해 디지탈 오디오신호로 변환출력되고, 옵션이 압축회로(140)에서 데이타 압축된 후 램(160)에 입력된다.On the other hand, the audio signal is converted into a digital audio signal by the A / D converter 120, and the option is input to the RAM 160 after the data is compressed in the compression circuit 140.

상기 압축회로(140)를 설치하지 않은 경우에는 A/D콘버터(120)의 출력은 직접 램(160)에 입력된다.When the compression circuit 140 is not installed, the output of the A / D converter 120 is directly input to the RAM 160.

마이콤(180)은 스위치회로(170)의 스위칭을 제어하여 램(150)과 램(160)의 기억된 데이타를 번갈아가며 ECC회로(190)에 입력시킨다. 이와 같이 ECC회로(190)에 번갈아 입력되는 비데오 및 오디오의 디지탈신호는 ECC회로(190)의 아우터코드(191)에 의해 각기 패리티가 부가되고 제1스위치부(S1)의 스위칭에 의해 비데오신호는 램(192)에, 오디오신호는 램(193)에 각기 저장된다.The microcomputer 180 controls the switching of the switch circuit 170 and alternately inputs the stored data of the RAM 150 and the RAM 160 to the ECC circuit 190. As described above, the digital signals of the video and the audio which are alternately input to the ECC circuit 190 are added with parity by the outer code 191 of the ECC circuit 190, and the video signals are switched by the switching of the first switch unit S1. In RAM 192, audio signals are stored in RAM 193, respectively.

이 램(192), (193)에 저장된 비데오신호와 오디오신호는 인너코드를 생성하기 위해 제2스위치부(S2)의 스위칭에 따라 교대로 인너코드(194)에 입력되고, 인너코드(194)의 출력은 다시 제3스위치부(S3)의 스위칭에 따라 비데오신호는 램(195)에 저장되고 오디오신호는 램(196)에 저장되며, 제4스위치부(S4)의 스위칭에 의해 비데오신호와 오디오신호가 교대로 선택되어 덧셈기(200)로 출력된다. 이 제4스위치부(S4)는 제4a, b, c, d도의 포멧(Format)에 의해 스위칭펄스가 선택되어 비데오 및 오디오 데이타들이 출력된다. 덧셈기(200)의 출력신호는 변조부(220)를 통해 변조된 후 증폭기(230)에서 증폭되고 헤드(HD)를 통해 기록매체에 기록된다.The video signals and the audio signals stored in the RAMs 192 and 193 are alternately input to the inner code 194 according to the switching of the second switch unit S2 to generate the inner code, and the inner code 194 The output of the video signal is stored in the RAM 195 according to the switching of the third switch unit S3 and the audio signal is stored in the RAM 196, and the video signal is switched by the switching of the fourth switch unit S4. The audio signals are alternately selected and output to the adder 200. In the fourth switch S4, switching pulses are selected by formats of 4a, b, c, and d to output video and audio data. The output signal of the adder 200 is modulated by the modulator 220 and then amplified by the amplifier 230 and recorded on the recording medium through the head HD.

한편, 재생 모드시에는 헤드(HD)를 통해, 재생되는 신호가 상기 증폭기(230)에서 큰 세력으로 증폭된 후 복조부(225)를 통해 원래의 디지탈신호로 복조된다. 이후 이 신호는 ECC회로(190)에 입력되어 기록 모드시의 신호 흐름과는 역방향으로 신호의 흐름이 이어져서 스위치회로(170)에 입력되고 이 스위치회로(170)의 스위칭에 의해 비데오신호는 상기 램(150)을 통해 신장회로(135)에 입력되어 원래의 신호크기로 신장된 후 D/A콘버터(115)를 통해서는 아날로그신호로 변환되어 비데오신호가 출력된다.In the reproduction mode, the signal to be reproduced through the head HD is amplified by a large force in the amplifier 230 and then demodulated to the original digital signal through the demodulator 225. Thereafter, the signal is input to the ECC circuit 190, and the signal flows in a reverse direction to the signal flow in the recording mode. The signal is input to the switch circuit 170. The video signal is switched by the switching of the switch circuit 170. After being input to the expansion circuit 135 through the RAM 150 and expanded to the original signal size, the D / A converter 115 converts the analog signal into an analog signal and outputs a video signal.

또한 오디오신호는 상기 램(160)을 통해 신장회로(145)에 입력되어 원래의 신호크기로 신장된 후 D/A콘버터(125)를 통해서는 아날로그신호로 변환되어 오디오신호가 출력된다.In addition, the audio signal is input to the expansion circuit 145 through the RAM 160 and expanded to the original signal size, and then converted into an analog signal through the D / A converter 125 to output an audio signal.

이 발명의 다른 실시예는 상기 제1도의 기록계와 제2도의 재생계의 구성에서, 비데오신호와 오디오신호의 입력루트에서 램(150), (160)의 출력측에 ECC회로를 각기 별도록 구비시킨 후 스위치회로(170)에서 이 ECC회로를 스위칭하여 덧셈기(200)로 교대로 출력하도록 기록계를 구성하고, 헤드(HD)와 증폭기(230) 및 복조부(225)를 통한 재생신호가 스위칭회로(170)에 의해 스위칭되고 이 스위칭회로(170)의 스위칭에 따라 2개의 ECC회로에 비데오신호와 오디오신호가 교대로 입력되도록 연결하고, ECC회로에 각기 신장회로를 연결한 후 각기 D/A콘버터(115), (125)를 연결시킨 재생계를 구성한 실시예이다. 즉, 이 실시예는 ECC회로까지 비데오신호와 오디오신호를 분리시킨 후 이후의 회로를 공유하도록 한 것이다.According to another embodiment of the present invention, in the configuration of the recording system of FIG. 1 and the reproduction system of FIG. 2, ECC circuits are separately provided on the output sides of the RAMs 150 and 160 at the input routes of the video signal and the audio signal. After that, the recording circuit is configured to switch the ECC circuit in the switch circuit 170 and to output the alternator 200 to the adder 200, and the reproduction signal through the head HD, the amplifier 230, and the demodulator 225 is switched to the switching circuit ( 170 and the video signal and the audio signal are alternately input to the two ECC circuits according to the switching of the switching circuit 170, and the extension circuits are connected to the ECC circuits, respectively, and then the D / A converters ( 115) and 125 are embodiments in which a regeneration system is connected. In other words, this embodiment divides the video signal and the audio signal up to the ECC circuit and then shares the circuit thereafter.

이상에서와 같이 이 발명에 따른 디지탈 기록 재생장치에 의하면, ECC회로와 변조부, 복조부 및 증폭기와 헤드를 오디오 및 비데오 신호 계통에서 공유하여 기록 및 재생을 하도록 된 것이므로 시스템의 구성이 매우 간소화되어 경박단소화되고, 코스트가 다운되는 효과를 가진다.As described above, according to the digital recording and reproducing apparatus according to the present invention, since the ECC circuit, the modulator, the demodulator, the amplifier, and the head are shared by the audio and video signal system for recording and reproducing, the configuration of the system is greatly simplified. It is light and small, and the cost is reduced.

Claims (3)

비데오신호와 오디오신호를 각기 디지탈신호로 변환시키는 A/D콘버터(110), (120)와 상기 A/D콘버터(110), (120)에 각각 연결되어 디지탈 출력되는 신호를 압축시키는 압축회로(130), (140)와, 이 압축회로(130), (140)에 각각 연결되어 입력되는 신호를 기록하는 램(150), (160)과, 이 램(150), (160)들과 연결되어 램(150), (160)의 출력을 선택하는 스위치회로(170)와, 이 스위치회로(170)에 연결되어 스위치회로(170)의 구동을 콘트롤하여 시스템 전체를 콘트롤하는 마이콤(180)과, 상기 스위치회로(170)에 연결되어 상기 램(150), (160)의 데이타에 패리티를 부가하는 ECC회로(190)와, 이 ECC회로(190)에 연결되어 이 ECC회로(190)의 출력에 동기신호 및 인덱스를 합성하는 덧셈기(200)와, 이 덧셈기(200)에 연결되어 동기신호 및 인덱스를 제공하는 신호발생부(210)와, 상기 덧셈기(200)에 연결되어 덧셈기(200)에서 출력되는 신호를 변조시키는 변조부(220)와, 이 변조부(220)에 연결되어 변조된 신호를 증폭하는 증폭부(230)와, 이 증폭부(230)에 연결되어 증폭부(230)에서 출력되는 신호를 기록매체에 기록시키는 헤드(HD)로 이루어진 기록계와 : 기록매체에 기록된 신호를 재생하는 상기 헤드(HD)와, 이 헤드(HD)와 연결되어 헤드(HD)에서 출력되는 신호를 복조하는 상기 복조부(225)와, 이 복조부(225)에 연결되어 복조된 신호에 패리티를 부가하는 상기 ECC회로(190)와, 이 ECC회로(190)에 연결되어 ECC회로(190)의 출력을 스위칭하는 상기 스위치회로(170)와, 이 스위치회로(170)에 연결되어 스위치회로(170)의 구동을 콘트롤하는 상기 마이콤(180)과, 상기 스위치회로(170)에 각각 연결되어 비데오신호와 오디오신호를 각각 저장하는 상기 램(150), (160)과, 상기 램 (150), (160)에 각각 연결되어 램(150), (160)에 저장된 비데오 및 오디오신호를 원래의 신호크기로 신장시키는 신장회로(135), (145)와, 상기 신장회로(135), (145)에 각각 연결되어 신장회로(135), (145)에서 출력되는 디지탈신호를 아날로그신호로 변환시켜 비데오신호와 오디오신호를 각각 출력하는 D/A콘버터(115), (125)로 이루어진 재생계로 이루어진 디지탈 기록재생장치.A compression circuit connected to each of the A / D converters 110 and 120 and the A / D converters 110 and 120 for converting a video signal and an audio signal into a digital signal, respectively, to compress a digital output signal; 130, 140, RAM 150, 160 for recording signals input and connected to the compression circuits 130, 140, and RAM 150, 160, respectively. A switch circuit 170 for selecting outputs of the RAMs 150 and 160, and a microcomputer 180 connected to the switch circuit 170 to control the driving of the switch circuit 170 to control the entire system; An ECC circuit 190 connected to the switch circuit 170 to add parity to data of the RAMs 150 and 160, and an output of the ECC circuit 190 connected to the ECC circuit 190. An adder 200 for synthesizing a synchronization signal and an index, a signal generator 210 connected to the adder 200 and providing a synchronization signal and an index, and connected to the adder 200 A modulator 220 for modulating the signal output from the counting machine 200, an amplifier 230 for amplifying the modulated signal connected to the modulator 220, and amplified for being connected to the amplifier 230 A recording system comprising a head HD for recording a signal output from the unit 230 onto a recording medium; the head HD for reproducing a signal recorded on the recording medium; and a head HD connected to the head HD. The demodulation unit 225 for demodulating a signal outputted from the subfield, the ECC circuit 190 connected to the demodulation unit 225 to add parity to the demodulated signal, and the ECC circuit 190 The switch circuit 170 for switching the output of the ECC circuit 190, the microcomputer 180 connected to the switch circuit 170 to control the driving of the switch circuit 170, and the switch circuit 170 Respectively connected to the RAMs 150 and 160 for storing video and audio signals, respectively, and to the RAMs 150 and 160, respectively. Connected to each of the extension circuits 135 and 145 and the extension circuits 135 and 145 which extend the video and audio signals stored in the RAMs 150 and 160 to their original signal sizes. A digital recording and reproducing apparatus comprising a reproducing system composed of D / A converters (115) and (125) for converting digital signals output from the extension circuits (135) and (145) into analog signals and outputting video and audio signals, respectively. 제1항에 있어서, 상기 기록계는 압축회로(140)가 옵션으로 되고 상기 재생계는 신장회로(145)가 옵션으로 된 것을 특징으로 하는 디지탈 기록재생장치.2. The digital recording and reproducing apparatus according to claim 1, wherein the recording system is an optional compression circuit (140) and the reproducing system is an optional extension circuit (145). 제1항에 있어서, 상기 ECC회로(190)는, 상기 스위치회로(170)에 연결되어 비데오신호 및 오디오신호에 각각 패리티를 부가하는 아우터코더(191)와 이 아우터코더(191)와 연결되어 상기 마이콤(180)에 의해 스위칭제어되는 제1스위치부(S1)와, 이 제1스위치부(S1)에 연결되어 이 제1스위치부(S1)의 스위칭에 따라 패리티가 부가된 비데오신호와 오디오신호를 각각 저장하는 램(192), (193)과, 이 램(192), (193)에 연결되어 상기 마이콤(180)에 의해 스위칭제어되며 상기 램(192), (193)의 출력을 선택하는 제 2 스위치부(S2)와, 이 제2스위치부(S2)에 연결되어 이 제2스위치부(S2)의 선택에 따라 오디오신호 및 비데오신호 각각에 따라 인너코드를 생성하는 인너코드와, 이 제3스위치부(S3)에 각기 연결되어 제3스위치부(S3)의 스위칭에 따라 비데오신호를 저장하는 램(195)과 오디오신호를 저장하는 램(196)과, 이 램(195), (196)과 연결되어 마이콤(180)의 제어에 따라 스위칭되어 덧셈기(200)에 비데오신호 및 오디오신호를 선택적으로 제공하는 제4스위치부(S4)로 된 디지탈 기록재생장치.According to claim 1, wherein the ECC circuit 190 is connected to the outer circuit coder 191 and the outer coder 191 connected to the switch circuit 170 to add a parity to the video signal and the audio signal, respectively The first switch unit S1 controlled by the microcomputer 180 and a video signal and an audio signal connected to the first switch unit S1 and to which parity is added according to the switching of the first switch unit S1. Are connected to the RAM 192 and 193 and the RAM 192 and 193 and are controlled by the microcomputer 180 to select outputs of the RAM 192 and 193. An inner cord connected to the second switch section S2 and the second switch section S2 to generate inner codes in accordance with the audio signal and the video signal according to the selection of the second switch section S2; RAM 195 and an audio signal respectively connected to the third switch unit S3 to store the video signal according to the switching of the third switch unit S3. And a fourth switch unit connected to the RAMs 195 and 196 and switched under the control of the microcomputer 180 to selectively provide a video signal and an audio signal to the adder 200. A digital recording and reproducing apparatus of (S4).
KR1019920003383A 1992-02-29 1992-02-29 Digital recording and reproducing apparatus KR940003666B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920003383A KR940003666B1 (en) 1992-02-29 1992-02-29 Digital recording and reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920003383A KR940003666B1 (en) 1992-02-29 1992-02-29 Digital recording and reproducing apparatus

Publications (2)

Publication Number Publication Date
KR930018553A KR930018553A (en) 1993-09-22
KR940003666B1 true KR940003666B1 (en) 1994-04-25

Family

ID=19329836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003383A KR940003666B1 (en) 1992-02-29 1992-02-29 Digital recording and reproducing apparatus

Country Status (1)

Country Link
KR (1) KR940003666B1 (en)

Also Published As

Publication number Publication date
KR930018553A (en) 1993-09-22

Similar Documents

Publication Publication Date Title
KR910017416A (en) Editing device
JPH0278063A (en) Pcm data generating circuit and regenerating circuit
US6084730A (en) Information transmission system using data compression and/or error detection
JP2937664B2 (en) Error correction method and apparatus for digital VTR
KR940003666B1 (en) Digital recording and reproducing apparatus
US3889051A (en) Method and system for transmitting signals from a selected one of a plurality of video sources in a central apparatus room and the associated audio and control signals to at least one television studio
JP3430489B2 (en) Recording method of video tape recorder that records character information in index area
KR970076723A (en) Recorder
KR100188954B1 (en) Recording apparatus for digital image signal
JP2865769B2 (en) PCM signal reproducing device and recording / reproducing device
KR0164783B1 (en) Recording/reproducing apparatus
JP2831670B2 (en) Recording device
KR0156847B1 (en) Digital signal recording reproducing apparatus
JPH04175081A (en) Still picture filing device
KR950009381B1 (en) High frequency recording and reproducing system
KR0117998Y1 (en) Sound signal control apparatus
KR940024666A (en) VRL's Variable Speed Data Recording and Reproduction Circuit
KR970060884A (en) Recording time extended digital recording apparatus and method
JPH11275523A (en) Image recorder, image recording and reproducing device and digital vtr
JPH0384776A (en) Magnetic recorder
JPS601662A (en) Recording and reproducing device
JPH03292679A (en) Acoustic reproducing device
JPH10312671A (en) Time code correction device
JPH07105624A (en) Recording/reproducing device
JPH01119966A (en) Pcm signal recording device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee